電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
先進半導體封裝 這是一系列將多個半導體晶片整合至單一電子封裝中的製造製程。此方法可提升效能，並降低功耗與成本。
傳統封裝就像是在一塊土地上建造一棟單層建築。先進封裝則讓您能在更小的土地上建造多棟建築，並透過橋樑、竖井和隧道將它們相互連接。能夠有效運用這些技術的企業，將在快速成長的半導體市場中獲得競爭優勢。
先進封裝中最常見的技術包括2.5D 、3D-IC、異質整合 、扇出式晶圓級封裝，以及系統級封裝（SiP）。這些技術各自採用不同的方式，將單一晶片從晶圓上取下，並與其他晶片一同置於單一、電氣上相互連接的組件中，該組件外層由塑膠、金屬或玻璃包覆——即封裝。封裝製成後，會連接至印刷電路板（PCB）或柔性膠帶，並安裝至電子裝置中。
先進半導體封裝的優點
隨著半導體技術逐漸受到物理定律的限制，將更多電晶體封裝於更小空間的能力正逐漸放緩。 數十年來，微電子產業一直以英特爾共同創辦人戈登·摩爾的預測——即晶片中的電晶體密度每兩年將翻一番（俗稱「摩爾定律」）——作為指引，據此進行投資與規劃，以跟上這股發展步伐。這促使每一代晶片朝更小的製程尺寸與更高的密度發展，使得裝置內的電氣連接成為性能瓶頸。
先進封裝是設計師克服此項限制的一種強大方法。透過將多個晶片以三維方式排列，並在晶片之間以及過渡性積體電路中建立直接連接，設計師得以消除瓶頸並降低成本。此外，將具有不同功能的晶片鄰近配置，還能進一步降低功耗、提升速度，並將多功能裝置簡化為單一封裝。
這種單一封裝的結構，透過將整合流程從涉及多個元件的後製程步驟，轉移至半導體製造廠（亦稱晶圓廠）的前端製程步驟，從而降低了製造、運輸及庫存成本。此方法亦能大幅降低封裝的人力成本，並免除了在勞動力成本較低的地區設立獨立封裝廠的必要性。
採用以下製程所製模組的裝置之應用先進半導體封裝
隨著人們對運算能力及儲存所有所產生資料之記憶體的需求日益增長，市場亟需更高效且經濟實惠的微電子裝置。此外，日益精進且功能強大的消費性電子產品，也催生了對「功能更強大、體積更小、功耗更低」產品的需求。越來越多的裝置正變得更加智慧化，並新增了用於測量（感測器）、匯入資料、運算（處理器）、儲存資料（記憶體）或匯出資料的元件。 先進封裝技術能協助產品將每項功能的多個實例整合至單一模組中。
在此領域中，成長最迅速的領域之一便是汽車產業。旨在提升性能、效率與安全性的先進系統——加上日益增多的感測器——正推動市場對採用先進封裝技術、更堅固、更高效且更經濟實惠的電子模組的需求。
物聯網（IoT）裝置是產品設計師希望將多種電子功能整合於單一元件中，以豐富其電子設計的又一例證。透過先進封裝技術所打造的解決方案，不僅能簡化組裝自動化流程並降低印刷電路板（PCB）的複雜度，同時還能提升性能，並降低成本與功耗需求。
先進封裝技術正協助滿足人工智慧（AI）與高效能運算（HPC）對運算能力的嚴苛需求。此技術能在體積更小、功耗更低的配置下，提供更強大的運算能力。像 NVIDIA 這樣的 AI 與 HPC 硬體供應商，已建立起先進封裝的供應鏈。他們借助 Intel 與台積電（TSMC）的先進封裝技術，生產出所需的多功能模組，藉此在提升效能的同時，將功耗需求與成本控制在合理範圍內。
先進半導體封裝採用多種技術，讓封裝中的 IC 晶片更有效率地結合。
先進封裝元件與技術
如要瞭解先進封裝，不錯的著眼點是查看其元件，以及半導體晶圓廠所採用的各種先進封裝技術。
元件
- 小晶片 (Chiplet)： 針對特定功能進行優化的未封裝分立式 晶粒 ，結合其他 小晶片 (小晶片 (Chiplet)) 及多功能 IC 晶片在封裝層級上進行整合。
- 晶粒:從較大的晶圓上切割下的一塊半導體材料，其中包含設計用於執行一項或多項功能的電路。當這些晶粒連接至基板 或其他晶粒時，便會形成一個晶片。
- I/O 焊墊 或凸塊 ： 晶片表面用於將訊號傳入或傳出晶片的導電 區域。
- 互連：一種 用於連接兩個或多個電路元件，以便在它們之間傳輸電流的結構。它通常是一種連接一個或多個晶片的薄型結構。
- 中介層: 位於一個或多個晶片與基板 之間的一層 材料。在先進封裝技術中，該材料可以是矽基或玻璃基的。
- 印刷電路板（PCB）：一種 扁平結構，可分為剛性或柔性，其內含多層電路，用以在電子系統中將各元件進行電氣連接。剛性印刷電路板通常由 FR4 製成，而柔性印刷電路板則通常由聚酰胺製成。
- 重佈線層 (RDL):在晶粒 或晶片下方增加的一層金屬化層，其中包含內部導電路徑，可形成更有利的I/O 焊墊 。
- 焊球:用於連接半導體封裝內元件的一小顆焊錫球。其大小會因連接的元件而異。
- 基板: 一種 平面元件，內含電路，用於在封裝內將其他元件進行物理與電氣連接。積體電路（IC）基板 由一層半導體材料及由 FR4 或聚酰胺製成的層壓板基板 構成。
- 系統單晶片（SoC）：一種將所有電腦或電子系統功能整合於單一晶片上的積體電路（IC）晶片。
- 貫穿矽通孔（TSV）： 矽晶圓頂部與底部之間的電氣連接 ，或稱為「晶粒 」。此技術將薄型半導體材料轉化為元件之間的互連結構。
- 打線接合：連接晶粒 與基板 之間，或連接多個晶粒之間的導線。這種連接封裝內元件的相對低成本方法，在傳統封裝中佔據主導地位。
技術
- 2.5-D：與其將 多個晶片直接安裝在積體電路（IC）上基板 ，2.5-D 技術是在晶片與基板 之間採用中介層 。該中介層 透過垂直貫穿晶片（TSV）將訊號傳輸至中介層 。
- 3D-IC：一種 將多個晶片堆疊在一起的方法。透過貫穿式矽通孔（TSV）將這些晶片相互連接。
- 扇出式晶圓級封裝： RDL會將 晶片上的高密度I/O 焊墊 轉移至基板 上的更大球柵陣列。
- 系統級封裝（SiP）：採用多晶片封裝（ 2.5D ） 或 3D 積體電路（3D-IC）技術，用以製造完整的電腦或電子裝置封裝。與其將系統單晶片（SoC）解決方案所需的所有積體電路（IC）分別放置，SiP 透過整合多個晶片，在單一封裝中實現相同的功能。
2.5-D 堆疊使用中介層搭配 TSV 將多個晶片連接至封裝，而 3D 堆疊則使用 TSV 作為垂直堆疊裸晶的設計。
先進半導體封裝的挑戰
從打包行李箱到開發最新的 GPU 模組，封裝的關鍵在於盡可能高效地將所需的一切安置於有限空間內。對於先進的半導體應用而言，您還必須在維持成本目標的同時，處理電源完整性 、訊號完整性 、熱完整性 以及機械應力 等相關問題。
互連
封裝中的每顆晶片都需要相互連接，並與將模組與電子裝置其他部分相連的I/O 焊墊 相連。封裝中必須設計導電路徑，例如互連線、TSV 或導線。由於這些路徑會傳輸訊號，因此必須對每條路徑進行檢查，以確保其訊號不會干擾鄰近路徑，且不會產生過多熱量。
功率
電源效率是市場上的關鍵差異化因素。客戶希望以更低的功耗完成更多任務，因此封裝設計師必須開發能將功耗與損耗降至最低的配置，並善用相關技術。
熱
封裝中的每個元件在通電時都會產生熱量。因此，該封裝需要採用能透過特定結構配置與材料來將熱量積聚降至最低、將熱量從元件導出，並考量其對所用裝置影響的熱管理解決方案。
堅固耐用
當封裝受熱或冷卻時，材料會產生膨脹與收縮。設計人員必須運用各種材料與互連技術，以確保各材料的膨脹係數差異，以及反覆的膨脹與收縮，不會導致任何互連線或晶片發生故障。此外，還必須了解焊球 所描述的疲勞現象，且封裝設計必須能夠承受汽車、物聯網（IoT）及航太等應用中嚴苛環境所造成的磨損與損耗。
成本
在競爭激烈的半導體產業中，成本是主要驅動力之一。作為後端製程的封裝環節，傳統晶片封裝往往需要大量人力，且會產生運輸成本。先進的封裝製程必須善用自動化技術，並將封裝納入前端製程之中，包括整合式測試。設計人員通常會運用優化工具，在考量成本的前提下，明智地選擇合適的方案。
先進半導體封裝的未來
在半導體供應鏈的各個環節，各家公司都在制定發展藍圖，內容涵蓋更先進的封裝技術、更高的性能以及更低的成本。Yole Intelligence 最近的一項研究發現，2022 年，先進封裝在總值 920 億美元的產業中佔比達 48%。該報告預測，到 2028 年，這一佔比將在總值 1,360 億美元的產業中成長至 58%。
新一代的封裝製造必須運用新的材料、更優異的自動化能力與創新的技術，以滿足對省電效率與經濟實惠封裝、更小巧的晶片設計，以及系統單晶片應用日益增長的需求。
各國與企業之間在封裝生態系統中的競爭將十分激烈。2023 年《晶片法案》（CHIPS Act）為「國家先進封裝製造計畫」撥款 30 億美元。產業龍頭英特爾（Intel）、台積電（TSMC）和安科（Amkor）分別於 2023 年宣布投資 35 億、29 億及 20 億美元，用於開發新的先進封裝設施。
除了製造廠內的技術之外，工程師們還將尋求能支援特定封裝技術、並可整合至設計工作流程中的更優質軟體工具。例如， Ansys微軟與台積電（TSMC）近期合作開發了一套基於雲端的應力模擬工具組，專用於2.5D ／3D-IC封裝。
繼續閱讀
