VC AutoTestbench

VC AutoTestbench

自动验证平台生成

Synopsys 的 VC AutoTestbench 可自动生成从 IP 到 SoC 的验证平台,使系统架构师和系统集成工程师能够在项目计划的早期阶段进行系统级测试。使用 VC AutoTestbench,可将通常为期几天到几周的“点亮首支测试用例所需时间”(具体取决于设计的复杂程度)缩短为1小时之内。

用户只需提供 IP-XACT 格式的设计描述文档以及所需的 VIP,VC Auto Testbench 可以快速轻松导入文档、选择组件、配置组件以及完成被测单元(DUT)与对应的 VIP 之间的连线对接。 只需点击按钮,测试平台即可自动生成、核对并为进一步验证做好准备。 VC AutoTestbench 生成可重用的 SystemVerilog/UVM 测试平台,用于 IP、互连和 SoC 验证。

VC AutoTestbench 框图