在先进制程中,设计越来越大,必须要采用阶层式的设计。但是在阶层式设计中可能会遇到一些意料之外的问题,比如跨层次的大耦合,或是子模块多次例化连接方式不同导致时序分析有误等状况,本次课程将介绍StarRC相关的命令与方法来预先侦测与处理设计可能潜藏的种种风险。
新思科技应用工程师
时间: 2020年10月16日 16:30-17:20 p.m.
回看: 请扫描或点击二维码
定制设计 SoC 的寄生参数提取新要求
在先进制程中,如何利用StarRC 来侦测处理多层次设计可能潜藏的风险
Synopsys、TSMC 和微软 Azure 推出云中时序签核流程
技术更新:StarRC VMF vs ICV AMF Positioning