如何使用Die to Die IP 助力SiP封装中“已知合格芯片(KGD)”的品质

由于可扩展性、灵活性和总系统成本等优势，将复杂 SoC 拆分为多个Dies的用例正在增长。当多个Dies需要集成到单个封装中，在封装组装后仅检测有缺陷的Die的成本将变得非常之高。对于 SiP封装而言，能够仅识别和确认封装中的“已知良好的裸片 (KGD)“就变成了一项至关重要的目标。

高性能计算SoC开发者可使用Die to Die 控制器，以及基于SerDes的USR/XSR或基于并行HBI的Die to Die  IP方案来实现这一目标，该解决方案提供了覆盖至芯片与链路层的测试功能。

本期课程我们将与新思科技IP讲师来一同探讨Die to Die  IP的可测试功能如何帮助识别 KGD ,以及如何通过Die to Die IP将测试范围延申至所有的Dies。

吴广东是新思科技接口IP应用工程师。他在网络芯片设计方面拥有超过10年的经验。目前专注于为客户提供有竞争力的接口解决方案。