공통 데이터 모델 란 무엇인가요?

데이터 모델( 공통 데이터 모델 )은 일관된 메타데이터 집합을 포함하고 있어, 여러 애플리케이션 간에 데이터와 그 의미를 공유할 수 있게 해줍니다. 일관된 메타데이터 외에도, 데이터 모델( 공통 데이터 모델 )은 엔티티, 속성, 의미적 메타데이터, 관계 등과 같은 항목을 포함하는 표준화되고 확장 가능한 데이터 스키마 집합을 포함합니다.

공통 데이터 모델 의 모든 요소가 정의되면, 모든 애플리케이션이 동일한 표준화된 절차를 사용할 수 있도록 데이터에 접근하고 이를 처리하는 메서드가 개발됩니다.

공통 데이터 모델 는 소프트웨어 개발 프로세스의 효율성을 높일 수 있는 다양한 기회를 제공합니다. 필요한 정보를 저장하고 처리하기 위한 데이터 구조를 별도로 정의할 필요 없이 새로운 알고리즘을 개발할 수 있습니다. 공통 데이터 모델 는 표준 구조를 사용하여 정보를 저장하고, 표준 액세스 방법을 통해 데이터를 처리할 수 있는 기능을 제공합니다.

설계 흐름 통합에는 또 다른 매우 중요한 측면이 있는데, 이는 공통 데이터 모델 없이는 구현하기 어렵습니다. EDA 흐름의 초기 단계에 있는 툴이 후기 단계 툴의 추정값에 접근하여 초기 단계에서 사용되는 모델의 정확도를 높이는 것은 종종 유용합니다. 논리 합성을 수행하는 동안 백엔드 배치 및 라우팅 툴로부터 더 정확한 플로어플랜과 라우팅 지연 시간을 가져오는 것이 그 예 중 하나입니다.

공통 데이터 모델 는 이러한 데이터 공유를 가능하게 합니다. 후기 단계의 정보를 활용하여 초기 단계의 의사결정에 반영하는 과정을 ‘시프트 레프트(shift-left)’ 접근법이라고 합니다.

또한 데이터 통합( 공통 데이터 모델 )은 설계 흐름의 효율성을 크게 향상시킵니다. 데이터 통합( 공통 데이터 모델)이 없으면 데이터 공유가 매우 어려워집니다. 설계 데이터베이스는 내부 모델에서 표준 가독 형식으로 내보내어, 이를 다음 도구로 전달해야 하며, 해당 도구는 이를 자체 데이터 모델로 컴파일합니다. 이 과정은 실행 시간을 늘릴 뿐만 아니라 정보 손실을 초래할 수도 있습니다. 또한 데이터 중복으로 인해 디스크 공간을 훨씬 더 많이 차지하게 되어, NFS 파일 시스템에 문제를 일으킬 수 있습니다. 

공통 데이터 모델 는 EDA 흐름 내의 초기 단계 및 후기 단계 툴 간에 정보를 공유할 수 있게 해줍니다. 이를 통해 설계에 대한 ‘시프트 레프트(shift-left)’ 접근 방식을 용이하게 하며, 초기 단계의 결과에서 후기 단계의 영향을 고려할 수 있게 됨으로써 더욱 수렴적이고 예측 가능한 설계 프로세스를 이끌어냅니다. 논리 합성 단계에서 배치 정보와 라우팅 지연 시간을 보다 정확하게 모델링하는 ‘ 물리 합성 ’ 개념이 바로 이러한 접근 방식의 한 예입니다. RTL 설계 의도를 전체 흐름에 전파하는 것 또한 상당한 이점을 제공합니다. 예를 들어, RTL 설계 의도는 후단 배치 및 라우팅 단계에서 다중 비트 리뱅킹을 훨씬 더 쉽게 만들어 줍니다. 이러한 의도가 없다면, 툴은 뱅킹할 논리 회로가 무작위로 뒤섞인 바다를 마주하게 됩니다. 또한, 공통 데이터 모델 는 ‘설계 메모리’ 효과를 구현하여, 효과가 없었던 접근 방식을 전파함으로써 향후 유사한 사례에서 이를 피할 수 있게 합니다.

수렴형 설계 흐름은 재작업량을 줄이고 시장 출시 기간을 단축하여 보다 효율적인 설계 프로세스를 가능하게 합니다. 이는 설계 중인 칩을 사용하는 시스템의 수명 주기 전반에 걸친 수익성에 상당한 긍정적 영향을 미칩니다. 잘 개발된 칩 설계 프레임워크( 공통 데이터 모델 )를 광범위하게 활용하면 또 다른 중요한 이점을 얻을 수 있습니다. 모든 칩 설계 프로젝트는 서로 다르며, 각 설계 팀은 이러한 고유한 과제를 해결하기 위한 고유한 방식을 가지고 있습니다. 팀이 잘 정립된 공통 데이터 모델 을 기반으로 한 도구를 사용한다면, 설계 팀은 초기 및 후기 단계의 데이터를 공유하기 위한 자체적인 흐름과 전략을 수립할 수 있게 됩니다.

그 결과, 완벽하게 타깃을 정하고 맞춤화된 설계 흐름이 완성됩니다. 우리는 이를 ‘고객 정의형 하이퍼 컨버전트 설계 흐름’이라고 부릅니다. 이는 복잡한 칩 설계 프로젝트의 정확한 요구 사항을 충족하기 위해 활용할 수 있는 가장 강력한 도구 중 하나입니다.

Synopsys Fusion Compiler™는통합 RTL-to-GDSII 디지털 구현 솔루션( 공통 데이터 모델)을 제공합니다.

Fusion Compiler 디지털 설계 구현의 새로운 시대를 열어주는 혁신적인 RTL-to-GDSII 흐름을 제공합니다. 이 솔루션은 업계에서 가장 첨단인 설계가 제기하는 과제를 해결하기 위해 이전과는 차원이 다른 수준의 예측 가능한 결과 품질을 제공합니다. 통합 아키텍처를 통해 RTL-to-GDSII 흐름 전반에 걸쳐 기술을 공유함으로써, 결과 품질을 20% 향상시키고 결과 도출 시간을 2배 단축하는 초융합 설계 흐름을 구현합니다.

이 기술의 장점은 다음과 같습니다:

• 타의 추종을 불허하는 용량, 확장성 및 생산성을 제공하는 단일 통합 데이터 모델 아키텍처
• 최상의 성능, 전력 및 면적 결과를 달성할 수 있는 새로운 기회를 열어주는 통합 RTL-GDSII 최적화 엔진
• 내장된 사인오프 타이밍, 기생 성분 추출 및 전력 분석 기능을 통해 설계 반복 작업을 줄입니다.
• 최대 처리량을 위한 멀티스레드 및 분산 처리 기술을 활용한 광범위한 병렬화
• 인증받은 선도적인 파운드리 공정 FinFET, 게이트-올-어라운드(GAA) 및 멀티패터닝을 고려한 설계