電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
SerDes 這是一個用於將高速晶片間通訊中所使用的數位資料進行序列化與反序列化的功能模組。用於高效能運算（HPC）、人工智慧（AI）、汽車、行動裝置及物聯網（IoT）應用的現代系統單晶片（SoC），皆會實作SerDes ，該模組可支援多種資料傳輸速率與標準，例如 PCI Express (PCIe)、MIPI、乙太網路、USB、USR/XSR。
SerDes 的實作包含並行至串列（或串列至並行）的資料轉換、阻抗匹配電路，以及時脈資料復原功能。SerDes 的主要作用是將 I/O 互連的數量降至最低。
為什麼我們需要SerDes 呢？
積體電路（IC）中的分散式資料處理，需要在各積體電路之間進行高速資料傳輸。在晶片之間傳輸資料時，並行與序列是兩種可選方案。相較於僅需一組連接的序列資料傳輸，並行資料傳輸則需要在各積體電路之間建立多組連接。
如上表所示，由於具備低功耗、強大的電磁干擾（EMI）抗干擾能力以及封裝設計簡便等優勢，串列資料傳輸可說是理想的選擇。
448G 以太網的設計
探索 適用於次世代人工智慧與高效能運算叢集網路的主機架構與調變策略。
SerDes 應用
SerDes 是晶片對晶片互連系統中物理層最基本的構成單元：
SerDes + 物理編碼子層 (PCS) = PHY 或 物理層
開放系統互連（OSI）模型將物理層（PHY）定義為負責資料傳輸與接收的抽象層。它是 OSI 模型中的最低層，該模型還包括：
- 應用層
- 呈現層
- 會話層
- 傳輸層
- 網路層
- 資料鏈路層
不同的通訊協定針對 PHY 提出了各不相同的抽象化劃分。例如，由 IEEE 802.3 定義的 100G PHY 具有以下抽象層：
在此模型中，SerDes 將實作 PMA/PMD 子層，該子層是負責介面初始化、編碼與解碼，以及時脈對齊的邏輯子模組。
PHY IP 解決方案提供哪些功能 新思科技 ？
新思科技 是高品質、經矽片驗證的 IP 解決方案的領先供應商，其產品廣泛應用於當今各市場中最受採用的裝置與系統中的 SoC 設計中。 新思科技其全面的高速SerDes IP 產品組合，在功耗、效能與面積方面均處業界領先地位，使設計人員能夠滿足hyperscale 資料中心、網路及儲存應用中，高效能運算 SoC 的高效連通性需求。
- 224G 以太網 PHY IP與112G 以太網 PHY IP可為最高達 800G/1.6T 的高效能運算系統單晶片 (SoC) 提供真正的長距離傳輸通道
- UALink PHY IP可將AI 加速器 鏈路擴展至最高 200Gbps
- 56G 以太網 PHY IP可支援高達 400G 以太網應用，並提供相應的效能
- 晶粒- 適用於 UCIe 及 112G XSR 的晶粒 PHY IP
- 多協定 PHY支援乙太網路、PCI Express、CCIX 、CXL 等多種協定
- PCI Express PHY IP可為採用先進FinFET 製程、最高達128GT/s的系統單晶片（SoC）提供高效能且節能的連線能力
繼續閱讀
