電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
數位邏輯（邏輯設計 ）是指建立以二進位訊號運作的電子電路之過程——此類訊號通常由兩種電壓水準表示：0（低）與 1（高）。這些電路實現了布林邏輯（Boolean logic），這是一門代數分支，其中變數僅有兩種可能的值：真或假。透過運用稱為邏輯閘的基本構件，數位邏輯（邏輯設計 ）使電子裝置能夠對二進位資訊進行操作、處理與儲存。
與處理連續訊號的類比設計 不同，數位邏輯設計 處理的是離散訊號，因此對抗雜訊與變異的能力更強。正因具備這項特性，數位邏輯設計 已成為大多數現代運算、人工智慧及控制應用中首選的方法。
什麼是數位邏輯設計 ？
數位邏輯設計（邏輯設計 ）是指利用邏輯閘及組合式／時序式邏輯結構，來建構能執行特定功能的數位電路之過程。這是微處理器、人工智慧與記憶體晶片、數位通訊系統以及嵌入式控制器所建構的設計基礎。
在現代數位矽晶片設計中，邏輯合成與EDA 工具扮演著至關重要的角色，透過自動化與優化，將高階設計描述轉換為硬體實現。
數位邏輯設計 的主要組成部分包括：
- 邏輯閘： 數位邏輯設計 的基本元件 或構成單元。每個閘會根據其輸入執行特定的布林運算。常見的閘功能包括與（AND）、或（OR）、非（NOT）、與非（NAND）、或非（NOR）、異或（XOR）以及異或非（XNOR）。
- 組合邏輯電路： 其輸出僅取決於當前輸入集的電路 。例如：加法器（算術運算）、多工器（資料路由）、編碼器、解碼器及比較器。
- 序列電路：其輸出同時取決於當前輸入與過去輸入歷史的電路。此類電路包含記憶元件，例如觸發器、鎖存器、寄存器及計數器。
- 硬體描述語言（HDL）： 一種專為以軟體結構描述數位邏輯設計而設計的電腦 語言。當進行編譯／合成時，其產出並非軟體可執行檔，而是數位邏輯電路——由邏輯閘及閘與閘之間的連接所構成，用以重現 HDL 中所描述的功能。HDL 的例子包括 VHDL 和 Verilog。
- 寄存器-傳輸層 (RTL) 描述： 針對數位邏輯電路中寄存器間的資料流動，以及對該資料執行的邏輯運算，來規範 其行為。RTL 描述是使用 HDL 編寫的。
- 積體電路（IC）：現代數位邏輯通常以積體電路的形式實現，其內含的閘極數量可達數百萬或數十億個。現場可程式閘陣列（FPGA） 與專用積體電路（ASIC）是複雜數位邏輯設計的常見平台。
數位邏輯的主要應用：
- 運算：CPU、GPU、人工智慧及記憶體模組。
- 通訊：路由器、交換器及數據機。
- 控制系統：機器人技術 、工業自動化、汽車電子及先進駕駛輔助系統（ADAS）。
- 消費性電子產品：智慧型手機 、平板電腦、智慧電視。
數位邏輯設計 是如何運作的？
數位邏輯設計 涉及一個結構化的工程流程，通常包含以下幾個高層級步驟：
| 步驟 | 說明 |
| 需求分析 | 定義所需的功能、輸入、輸出及限制條件 |
| 邏輯合成 | 將 HDL 轉換為閘級設計，並針對約束條件進行優化 |
| 模擬與驗證 | 對網表進行模擬，以驗證其運作是否正確及時序是否正確 |
需求分析：
設計流程首先從定義目標矽晶片或大型晶片中某個子模組的預期功能開始。這可能簡單如二進位加法器，也可能複雜如高效能 CPU、GPU 或 AI 神經網路晶片。需求會針對輸入、輸出、效能、功耗及其他限制條件進行明確定義。
建立數位邏輯設計 的要件，包含進行架構分析與探索，以得出設計的最佳架構。這是一項關鍵步驟，因為所選定的架構正是設計的核心。若架構未臻最佳，將導致邏輯設計 未能達到最佳狀態。
邏輯合成：
將高階、可供人類閱讀的硬體描述（以 HDL 語言撰寫）轉換為適合在矽晶片（例如 FPGA 或 ASIC）上實現的閘級表示形式的自動化流程。此流程會考量設計限制條件，例如面積、速度及功耗，以產生最佳化的網表——這是一個包含邏輯閘及其所有互連，以及與「外部世界」連接的檔案。 邏輯合成是邏輯設計 的基石工具，透過指定高階語言來描述所需功能，從而實現大型設計的自動化生成。邏輯合成的關鍵步驟包括：
- 設計輸入：設計人員使用 HDL（通常為 RTL 層級）來指定所需的功能。
- 說明：該工具會讀取 HDL，並解析及展開設計層級結構。
- 優化：根據邏輯設計 工程師所指定的限制條件，對合成的邏輯設計 進行效能、面積或功耗方面的優化。
- 技術映射：根據將負責製造矽晶片的晶圓代工廠，將設計映射至目標庫中可用的閘極類型或單元。
- 網表生成：最終輸出為邏輯閘級網表——一份詳細列出元件與連接關係的清單。
模擬與驗證：
在進行實體實現之前，會使用專用的軟體工具讀取並處理網表，藉此對邏輯設計進行模擬。透過模擬，工程師無需將設計製成矽晶片，甚至無需進行實體設計 ，即可驗證運作是否正確（即預期功能）、測試各種輸入情境，並找出潛在問題。模擬的類型包括功能模擬與時序驗證。
基於合成法的數位技術之優勢邏輯設計
多年前，數位邏輯網表（邏輯設計 ）的設計主要仰賴手動操作——透過真值表和布林代數手動建立數位邏輯電路，並繪製顯示各邏輯閘連接關係的原理圖。隨著自動化邏輯合成技術的出現——即根據 RTL 描述自動生成數位邏輯網表（邏輯設計 ）——EDA 軟體得以將輸入的 RTL 編譯成實際的邏輯閘網表，進而生成大型複雜的設計，並對其進行優化。
| 效益 | 說明 |
| 可靠性與精確度 | 確保輸出符合 RTL 規格，並消除人為錯誤 |
| 可擴展性與模組化 | 由簡單組件構成的複雜系統，能實現重複使用 |
| 速度與效率 | 能快速建立大型設計，並針對限制條件進行優化 |
| 可程式化與靈活性 | 利用 HDL 進行簡易修改與重新合成 |
主要優勢包括：
- 可靠性與精確性：邏輯合成軟體可確保輸出邏輯設計 —— 無論規模多大 —— 始終能精確實現 RTL 規格，從而消除人為錯誤。驗證軟體則可透過將 RTL 規格與輸出的閘極層網表進行比對，來確認輸出設計的邏輯正確性。
- 可擴展性與模組化：可透過組合簡單的邏輯模組來建構複雜系統。這種模組化特性簡化了設計、測試與維護流程，並能加速新功能的開發與整合。經過驗證且可靠的 RTL 模組（例如加法器、比較器、算術邏輯單元等）可作為其他新設計的一部分加以重複使用。
- 速度與效率：邏輯合成軟體能夠快速且高效地生成數千甚至數百萬個相互連接的邏輯閘，從而構建數位晶片設計，且無需人工介入。設計工程師可向合成工具指定各項限制條件，例如時序、功耗或面積限制，以引導軟體生成最佳的輸出網表。
- 可程式化與靈活性：由於 HDL 允許透過高階語言來定義邏輯描述（邏輯設計 ），邏輯設計人員能非常輕鬆地進行變更、新增或移除邏輯等操作，並迅速重新合成。HDL 使可編程邏輯裝置（邏輯設計 ）具備高度的可程式化與靈活性。
模擬與驗證：
在進行實體實現之前，會使用專用的軟體工具讀取並處理網表，藉此對邏輯設計進行模擬。透過模擬，工程師無需將設計製成矽晶片，甚至無需進行實體設計 ，即可驗證運作是否正確（即預期功能）、測試各種輸入情境，並找出潛在問題。模擬的類型包括功能模擬與時序驗證。
What Solutions Does Synopsys Offer?
1987年， 新思科技 該公司推出了首款邏輯合成產品「Design Compiler 」，透過將高階 RTL 描述編譯（或稱「合成」）為最佳化的閘極層級實現，徹底改變了數位晶片設計。 新思科技 該公司率先將這項技術商業化，並使其廣泛應用於半導體產業。
如今， 新思科技 已將Design Compiler 的邏輯合成功能，與Fusion Compiler 軟體產品中的實體設計 步驟整合，提供完整的矽晶片設計解決方案。作為一個統一的環境，Fusion Compiler 提供設計佈局規劃 、邏輯合成與設計實體設計 、優化及分析功能，涵蓋完整的矽晶片設計流程。
邏輯設計 常見問題
利用邏輯閘及組合式／時序式邏輯結構，設計能執行特定功能的數位電路之過程。
邏輯閘是矽晶片設計的基本構成單元。它們被安置在矽晶片上，並透過邏輯連接與物理佈線相互連接。
高階描述語言（或稱 HDL）是一種用於以高抽象層級描述數位邏輯設計 的電腦語言。
說明數位邏輯電路在寄存器間的資料流動，以及對該資料所執行的邏輯運算方面的運作行為。
邏輯合成是一種由軟體驅動的自動化流程，用於將高階 RTL 描述轉換（或「編譯」）為優化的閘級實現。
邏輯合成產出的結果——閘級網表——是數位電路的詳細表示形式，其中設計是透過基本邏輯閘及其互連關係來描述的。
繼續閱讀
