什麼是高頻寬記憶體 3（HBM3）？

儲存容量增加

HBM3 支援最高 32 Gb 的記憶體密度，並可堆疊至 16 層，因此最大儲存容量可達 64 GB。相較於 HBM2E，這幾乎是 3 倍的成長，能為進階應用提供更多的記憶體資源。

更快的数据傳輸速率

HBM3 的最高傳輸速率達 6.4 Gbps，幾乎是 HBM2E（3.6 Gbps）的兩倍。在不久的將來，市場可能會出現第二代 HBM3 裝置。 只需回顧 HBM2/2E、DDR5（從 6400 Mbps 升級至 8400 Mbps）以及 LPDDR5 的速度演進歷程——後者最高僅達 6400 Mbps，隨後便迅速被運作速度達 8533 Mbps 的 LPDDR5X 所取代。因此，HBM3 達到 6.4 Gbps 以上是合乎情理的。

提升電源效率

HBM2E 目前已具備最低的每位元傳輸能耗，這主要歸功於其採用未終端化的介面，但 HBM3 在此基礎上有了顯著提升。相較於 HBM2E 的 1.2V 核心電壓，HBM3 將核心電壓降低至 1.1V。  除了核心供電電壓降低 100mV 之外，HBM3 還將 I/O 訊號電壓從 HBM2E 的 1.2V 降至 400mV。

增強型通道架構

HBM3 維持了 HBM DRAM 的整體介面寬度不變——即 1024 位元資料寬度。然而，這 1024 位元的介面現已劃分為 16 個 64 位元通道，或者更關鍵的是，32 個 32 位元偽通道。  由於偽通道的寬度已縮減至 4 位元組，因此存取記憶體的突發長度已增加至 8 位元組——同時維持 32 位元組的記憶體存取封包大小。偽通道數量的倍增將帶來相較於 HBM2E 的效能提升。結合資料傳輸速率的提升，HBM3 相較於 HBM2E 可提供顯著的效能提升。

進階 RAS 功能

HBM3 在可靠性、可用性及可維護性（RAS）方面引入了多項改進，包括線上晶粒 錯誤校正碼（ECC）。當裝置處於自刷新模式，或主機發出「全銀行刷新」指令時，HBM3DRAM 裝置亦支援錯誤檢查與清除（ECS）功能。 可透過 IEEE 標準 1500 測試存取埠 (TAP) 存取 ECC 透明度寄存器，以取得 ECS 操作的結果。HBM3 標準的新 RAS 功能支援刷新管理 (RFM) 或自適應刷新管理 (ARFM)。

新型時脈架構

HBM3 透過將傳統的主機至裝置時脈訊號與資料觸發訊號解耦，從而改變了時脈架構。 事實上，雖然 HBM3 中 WDQS 和 RDQS 的新最高頻率為 3.2 GHz，可實現高達 6.4 Gbps 的資料傳輸速率，但從主機傳輸至裝置的 CK 最高頻率僅為 1.6 GHz（即使資料通道以 6.4 Gbps 運作時亦然）。 將時脈訊號與選通訊號解耦，使得時脈訊號的運行速度能遠低於資料選通訊號。由於 CA 時脈已被限制在 1.6 GHz 的最高速率，因此 CA 匯流排上的資訊最大傳輸速率現為 3.2 Gbps。  雖然 HBM2E 需要 3.6 Gbps 的 CA 傳輸速率，但 HBM3 僅需 3.2 Gbps 的命令與位址 (CA) 傳輸速率。

高速內部時脈

全新的 HBM3 時脈架構讓使用者在從 HBM2E 遷移至 HBM3 時，能持續專注於低延遲、高性能的解決方案。HBM3 的 CA 匯流排所定義的最高頻率為 1.6 GHz，而資料選通訊號則以 3.2 GHz 運作。 這使用戶能夠為 HBM3 控制器和 PHY 實現 DFI 1:1:2 的頻率比。在此情況下，控制器、DFI、PHY 及記憶體時脈均以 1.6 GHz 運行，而觸發訊號頻率則為 3.2 GHz。這為設計人員提供了 CA 介面的 DFI 1:1 頻率比，以及資料傳輸的 DFI 1:2 頻率比，所有這些設定皆能將延遲降至最低。