電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
HAV 原型製作（即硬體輔助驗證原型製作）是電子設計中的一種流程，透過硬體平台來製作積體電路（IC）、系統單晶片（SoC）或複雜電子系統的早期功能性原型。藉由運用實體硬體來模擬或製作數位設計的原型，工程師得以在最終矽晶片製造之前，驗證系統功能、排除問題並開發軟體。
此方法論彌合了傳統模擬與實際矽晶片之間的差距，其執行速度遠高於單純模擬。對於那些若僅採用純軟體方法進行驗證將耗時過長、難以實行的龐大且複雜的設計而言，HAV 原型開發尤為重要。它使工程團隊能夠即時與設計互動、執行全面測試並快速迭代，這對於把握緊迫的市場時機窗口以及確保產品穩健性至關重要。
在現代產品開發的背景下，HAV 原型製作不僅能加速驗證流程，還能實現早期軟體開發、硬體與軟體整合，以及系統層級的驗證。對於當今硬體與軟體深度交織、產品複雜度持續增加的先進電子產品而言，這些能力至關重要。
HAV 原型製作是如何運作的？
HAV 原型設計的運作方式，是將數位設計（通常以 Verilog 或 VHDL 等硬體描述語言（HDL）描述）映射到硬體平台，例如現場可程式化閘陣列（FPGA ）或專用仿真系統。HAV 原型設計的主要步驟如下：
| 步驟 | 說明 |
| 設計準備與分區 | 分析並優化 RTL，並在硬體資源（例如多個 FPGA 或電路板）之間進行區分。 |
| 綜合與實施 | 將 RTL 轉換為網表，並映射至FPGA/ 仿真硬體。 |
| 原型開發與執行 | 編寫硬體程式，以建立可運作的原型並執行工作負載。 |
| 除錯與分析 | 使用進階工具擷取波形、觸發條件及狀態，以找出問題。 |
| 軟體開發與整合 | 在晶片尚未就緒之前，即著手進行韌體、驅動程式及應用程式的早期開發。 |
1. 設計準備與分區
會對設計的原始 RTL（寄存器傳輸層）程式碼進行分析、優化，並通常進行分割，以適應現有的硬體資源。對於大型 SoC，這可能涉及將設計拆分至多個 FPGA 或仿真板，並確保所有系統元件皆能正確互連。
2. 綜合與實施
完成分割後，RTL 程式碼會被合成為網表，並映射至FPGA 或仿真平台。此過程將高階設計轉換為可載入硬體的配置，使其在功能上等同於預期的晶片。
3. 原型設計與執行
透過將合成設計載入硬體平台，即可打造出功能性原型。工程師隨後能與該原型進行即時互動，執行「測試套件 」，並在真實的運作條件下觀察系統行為。此步驟比模擬快得多，每秒可執行數百萬或數十億個週期。
4. 除錯與分析
HAV 原型開發平台配備了先進的除錯工具，可讓工程師清楚掌握內部訊號與狀態。工程師可設定觸發條件、擷取波形，並分析系統運作狀況，藉此精準找出並解決功能性錯誤或效能瓶頸。
5. 軟體開發與整合
HAV 原型開發的一大優勢在於，它能讓軟體團隊在矽晶片問世之前，便能及早著手開發與驗證韌體、驅動程式及應用程式碼。這種並行開發模式，能加速整體產品的就緒狀態並縮短產品上市時間。
為何 HAV 原型設計對現代 SoC 開發至關重要？
鑑於當今系統單晶片（SoC）的複雜性與整合程度，傳統模擬已不足以進行完整的系統驗證。HAV 原型開發技術具備所需的速度與處理能力，可在真實環境條件下測試整個系統，包括硬體與軟體之間的互動。這項能力對於需要高可靠性的應用領域尤為重要，例如汽車安全、網路基礎設施及消費性電子產品。
透過實現早期且徹底的系統驗證，HAV 原型開發能降低耗資巨大的晶片重新設計風險，並加速產品開發進度。此外，它還能讓軟體團隊與硬體開發團隊並行作業，從而縮短產品上市時間並提升整體產品品質。
HAV 原型製作的優勢
採用 HAV 原型設計能為硬體和軟體開發團隊帶來廣泛的好處。主要優勢包括：
- 更快的驗證週期：HAV 原型設計的執行速度比模擬快數個數量級，可快速執行測試案例並進行系統驗證。
- 早期軟體啟動：軟體團隊可在矽晶片製造前，於功能性原型上開發、測試及優化程式碼，藉此降低專案風險並加速進度。
- 系統層級驗證：工程師可在逼真的環境中，對硬體與軟體的整合、周邊介面以及實際應用情境進行驗證。
- 進階除錯功能：硬體平台提供深入的可視性與強大的除錯工具，使識別和修復複雜的錯誤變得更加容易。
- 提升產品品質：及早且徹底的驗證有助於發現可能導致耗資巨大的重新製程或晶片量產後故障的問題。
- 降低開發成本：透過及早發現並解決設計缺陷，團隊可避免耗資不貲的迭代修改及製造延誤。
- 可擴展性：現代 HAV 原型系統透過先進的分區 及互連技術，可支援大型且複雜的設計，包括擁有數十億閘極的系統單晶片（SoC）。
- 靈活的測試：原型可應用於各種測試，從效能基準測試到安全驗證，皆可在真實情境中進行。
- 客戶與合作夥伴參與：可將功能性原型分享給客戶及生態系合作夥伴，以便進行早期評估、徵求意見及共同開發。
| 效益 | 說明 |
| 更快的驗證週期 | 執行設計的速度遠比模擬快，可加速驗證流程。 |
| 早期軟體啟動 | 軟體團隊可以在矽晶片製造之前就開始工作。 |
| 系統層級驗證 | 在實際使用環境下驗證硬體與軟體的整合。 |
| 進階除錯功能 | 透過強大的除錯工具，提供深入的監控能力。 |
| 提升產品品質 | 及早進行驗證可降低需重新開發及失敗的風險。 |
| 降低開發成本 | 及早發現問題，以避免耗費高昂的迭代成本。 |
| 可擴展性 | 可處理具備分區 及互連架構、門數達數十億級的系統單晶片（SoC）。 |
| 彈性測試 | 支援效能、安全性及合規性驗證。 |
| 客戶與合作夥伴互動 | 有助於及早進行評估，並與外部合作夥伴展開合作。 |
HAV 原型開發旨在解決哪些挑戰？
現代電子設計面臨的主要挑戰之一，在於如何彌合模擬與實際驗證之間的差距。隨著設計規模不斷擴大，模擬速度會變得越來越慢，對於全系統測試而言也愈發不切實際。HAV 原型設計透過提供基於硬體的執行來解決此問題，其速度遠快於軟體模擬，且具備更佳的可擴展性。
此外，HAV 原型開發有助於團隊管理硬體與軟體整合的複雜性、排除僅在特定條件下才會出現的難以捉摸的錯誤，並驗證是否符合產業標準與客戶需求。
| 挑戰 | HAV 原型製作如何提供協助 |
| 模擬速度太慢了 | 在硬體上執行設計，可將速度提升數個數量級。 |
| 整合複雜性日益增加 | 對涉及硬體與軟體互動的大型系統進行驗證。 |
| 除錯難以找出問題的原因 | 提供對訊號與狀態的深入可視性。 |
| 符合合規要求／客戶需求 | 在實際工作負載下進行測試，以驗證標準與要求。 |
HAV 原型製作與 新思科技
新思科技 該公司是 HAV 原型開發領域公認的領導者，提供強大的解決方案，協助工程團隊加速系統驗證、軟體開發及產品上市時程。新思科技 的 HAPS®（高效能 ASIC 原型開發系統）平台是其旗艦級 HAV 原型開發解決方案，專為處理最大規模的系統單晶片（SoC）及最嚴苛的應用而設計。
繼續閱讀
