電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
電遷移 這是基於電流通過材料時所產生的原子運動。若電流密度足夠高，材料內部散發的熱量將反覆使原子從結構中脫離並移動。這將同時產生「空位」與「沉積物」。空位會逐漸擴大，最終導致電路連接中斷而造成開路；而沉積物則會逐漸擴大，最終使電路連接短路而造成短路。
電遷移 是如何運作的？
若能在金屬化線內維持均勻的電遷移 ，則不會造成損害。在穩態下，除了金屬化線的起點和終點之外，不應觀察到任何損害。這是因為沿著金屬化線，進入給定局部體積的原子數等於離開該體積的原子數。
金屬化線的損壞是由原子通量的偏差所造成的。當離開與進入特定體積的物質量不相等時，隨之而來的物質積聚或流失便會導致損壞。這會產生兩種類型的不均衡：
- 原子耗盡（空隙）：連通性緩慢降低；互連失效
- 原子的沉積（Hillocks）：短篇
目前用以避免電磁耦合（電遷移 ）的解決方案，是確保可能具有較高電流密度的導線具備適當的寬度以承受該電流。由於化學機械拋光（CMP）會導致導線厚度減薄，因此較細的導線可能比較寬的導線能承受更高的電流密度。因此，對於電流密度較高的導線而言，可能存在多個符合電磁耦合規範的寬度範圍。通常會使用電流密度對照表來計算符合電磁耦合規範的寬度。
電遷移 限制條件
在設計過程中，佈線始終需要滿足各種限制條件，例如電磁（EM）與電阻限制。為了提升設計人員的工作效率，需要一套用於檢查電磁與電阻限制的自動化方法。透過此功能，使用者便能在佈線流程的任何階段檢查佈線結果，並據此進行調整，以確保符合電磁與電阻限制。
EM 限制告訴我們，一個連接元件能持續承受多少電流，才能達到預定的平均故障間隔時間（MTTF）。針對以下四種等效電流，共有四種 EM 限制：
- 絕對電流
- 平均電流
- 峰值電流
- 均方根（RMS）電流
要對某個網路進行電磁（EM）約束檢查，設計人員需針對每個類比或數位單元引腳定義此類型的等效電流；根據此定義，EM/R 檢查引擎會計算該網路中每個連接物件的此類等效電流，然後執行以下檢查：
- 請使用使用者提供的、對應於該 EM 類型的電流密度表，以確定網格中每個連接物件應具備的適當寬度範圍，以便傳導電流。若實際寬度未落在任何符合 EM 規範的寬度範圍內，則應向使用者發出警示，或自動調整佈線結果。
- 根據使用者提供的對應 EM 類型之通孔電流容限限制，來確定網路中每個通孔為傳導電流所需的最小切口數。若實際數值小於符合 EM 規範的最小切口數，則會向使用者發出警示，或應自動調整佈線結果。
影響因素電遷移
有幾個關鍵因素會影響金屬互連結構中電遷移 的速率與可靠性，包括：
- 導線材料：眾所周知，用於銅鍍層的純銅比鋁更為電遷移- 耐用。在可靠性要求相近的情況下，銅線所能承受的電流密度約為鋁線的五倍。
- 導線溫度：在用於計算金屬線路平均失效時間（MTTF）的布萊克方程式中，導體溫度出現在指數部分，也就是說，它會顯著影響互連結構的平均失效時間（MTTF）。互連結構的溫度主要取決於晶片環境溫度、電流流動的自發熱效應、鄰近互連結構或電晶體散發的熱量，以及周圍材料的熱導率。
布萊克方程式：MTTF = CJ - ne(Ea/kT)，其中
• C= 根據金屬譜線特性而定的常數；
• J = 電流密度；
• n = 介於 1 至 2 之間的整數常數
• T = 溫度（單位：開爾文）；
• k = 玻爾茲曼常數；以及
• Ea = 活化能
- 導線尺寸：如布萊克方程式所示，除了溫度之外，電流密度是影響導線平均無故障時間（MTTF）的主要參數。 由於電流密度是電流I 與截面積 A的比值，且多數製程技術皆假設印刷互連線的厚度恆定，因此線寬會直接影響電流密度：線寬越寬，電流密度越小，對電遷移 的電阻值則越大。
若頻率低於臨界值f0= ½(MTFdc)，互連結構將呈現直流電遷移 的行為。即使在反向電流開始流過之前，系統便已發生故障。當頻率提高至f0 以上時，MTF 會逐漸改善。這是因為在反向期間，損傷修復的效能有所提升。
在正脈衝和負脈衝開始時，原子和空位會沿著晶界和界面開始遷移。這種遷移可在相反應力的作用下恢復。應力作用時間越短，原子和空位的位移就越小，因此越容易癒合。
在極高的頻率範圍內，損壞修復過程能夠克服在另一個半週期中產生的所有缺陷。然而，互連結構絕非永恆不朽。它僅可能因溫度梯度而失效。在此情況下，焦耳熱效應會根據均方根電流密度來決定其使用壽命。應力波形也會影響失效率。例如，即使均方根電流密度並不高，但若峰值電流密度極高，仍會發生局部熔化並導致失效。
如何在晶片設計中減輕電遷移的影響
為了避免電子元件中金屬移轉失敗或造成危險，晶片設計師可以使用數種技巧，包括：
- 增加互連寬度以降低電流密度。
- 使用對電遷移具有高抗性的材料，例如黃金與銅。
- 使用冗餘孔位讓電流強度轉向。
- 縮減互連之間的間隔。
- 針對較低電壓位準設計電路。
當然，在晶片設計中解決「電遷移 」問題，可能需要結合多種技術。在設計超大規模積體電路（VLSI）的互連結構時，模擬軟體可協助您根據具體的電流需求，找出最佳方案。晶片設計人員必須分析流經互連結構的電流密度，以及導致電阻增加的各種原因，藉此預測晶片中的「電遷移 」。
互連長度增加以及寬度縮減、高電流密度和散熱不良等，都需要採用極度複雜的電磁原則，才能在進階技術節點中處理這些挑戰。
電遷移 以及 新思科技
新思科技 提供適用於數位與客製化設計環境的電遷移 分析解決方案：
- IC Compiler™ II是業界領先的佈局與繞線 解決方案，能為所有垂直市場及製程技術的次世代設計提供頂尖的結果品質（QoR），同時實現前所未有的生產力。IC Compiler II 包含多項創新技術，涵蓋平面與階層式設計規劃 、早期設計探索、考量擁塞的佈置與優化、時鐘樹合成、先進節點佈線收斂、動態功率塑形、訊號電遷移 、製造合規性，以及簽核收斂。
- Fusion Compiler™是一款新一代 RTL 至 GDSII 實作系統，專為應對先進製程節點設計的複雜性而設計，不僅能將結果品質 (QoR) 提升高達 20%，同時將結果產出時間 (TTR) 縮短 2 倍。Fusion Compiler其整合式控制台提供了一個全面性的設計平台，涵蓋 RTL實體合成 、設計規劃 、佈置、時鐘樹合成 (CTS)、進階佈線、訊號電遷移 、基於實體合成 的優化、晶片精修、簽核品質分析以及 ECO 優化。
- 整合 RedHawk™ Analysis Fusion 的 IC Compiler™ II /Fusion Compiler ，在設計流程中引入了電源完整性 分析（包含電源軌電遷移 ）與修正功能，可在實體設計 步驟中提供符合簽核精度的分析結果。
- PrimeSim XA 適用於電晶體層級的電遷移 及電源完整性 分析。PrimeSim EMIR 提供一套完整的分析工具，用於元件層級與互連可靠性分析；包括壓降、電流密度、電遷移 以及元件老化分析。
繼續閱讀
