Synopsys与TSMC共同开发7nm FinFET製程的介面(Interface)及基础(Foundation)IP

协力完成多项採用DesignWare逻辑库及嵌入式记忆体之7nm製程客户投片(customer tapeouts)

重点摘要:

  • 在7nm製程中成功完成新思科技DesignWare逻辑库及嵌入式记忆体的客户投片(customer tapeout),展现了高品质并降低整合风险
  • 经整合的新思科技STAR记忆体系统解决方案,能达到有效率的7nm记忆体测试(test)及修复(repair)
  • IP的开发实现了针对行动及高效能运算应用的第一批7nm晶片设计
  • 开发出用于台积公司7nm製程的DesignWare介面IP,包括USB、PCI Express、 DDR、MIPI、DisplayPort、SATA 及Ethernet

(台北讯) 新思科技近日宣布针对台积公司7nm FinFET製程,已成功完成多项DesignWare®逻辑库(Logic Libraries)及嵌入式记忆体(Embedded Memories)的客户测试晶片之投片(tapeout)。此次投片成功意味者新思科技与台积公司就台积公司7nm FinFET製程在DesignWare逻辑库、嵌入式记忆体及介面IP的合作开发上迈向重大里程碑。长久以来,新思科技在台积公司先进FinFET製程上成功完成IP开发,创造出高效能、低功耗的系统级晶片(SoC),而此次双方合作让新思的IP发展再添一项成功纪录。

台积公司设计基础架构行销事业部资深协理Suk Lee表示:「台积公司与新思科技在先进FinFET製程上拥有长久而成功的合作关系,让双方共同的客户能以最低的风险将经硅晶验证(silicon-proven)的高品质IP组合整合至SoC中。在台积公司7nm製程上达成多项新思科技DesignWare IP的客户投片展现了双方合作的效益,也让设计人员在达成功耗、效能及面积目标上更具信心,同时加速产品上市时程。」

新思科技IP暨原型建造行销副总裁John Koeter指出,身为Physical IP的领导厂商, 新思科技持续在先进的製程技术上让客户儘早取得IP,以协助设计人员纳入必要功能及加速设计时程。藉由在台积公司7奈米製程中完成多项DesignWare IP的客户投片。新思科技协助设计人员降低整合风险,并利用该最新科技使产品与众不同。

关于 DesignWare IP

新思科技是一家专为SoC设计提供优质、经硅晶验证IP解决方案的领导厂商。其广泛的DesignWare IP组合阵容,包括由控制器、PHY、下一代验证 IP、类比IP、嵌入式记忆体、逻辑库、处理器解决方案以及次系统组成的介面IP解决方案。为加速原型设计、软体开发、将IP整合至SoC,新思科技的IP 套件式解决方案(IP Accelerated Initiative)提供IP 原型建造套件、IP软体开发工具组和客製化的 IP子系统。新思科技在IP品质、广泛的技术支援、强健的IP开发技术上,协助设计人员一方面降低整合的难度,一方面加速産品的上市时间。有关DesignWare IP的详情,请参考 http://www.synopsys.com/designware

关于Synopsys

新思科技(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)是各家创新公司在从芯片(Silicon)到软件(Software)等多个领域内的合作伙伴,这些公司开发了我们每天所依赖的电子产品和软件应用。作为世界第15大软件公司,Synopsys长期以来一直是电子设计自动化(EDA)和半导体IP领域内的全球领导者,其在软件质量和安全解决方案领域内的领导力也正在提升。无论您是创造先进半导体产品的SoC设计人员,还是编写需要最高质量和安全性的应用软件开发人员,Synopsys都有开发各种创新的、高质量和安全的产品所需的解决方案。更多信息,请访问www.synopsys.com