课程概要

SoC 开发者希望能够快速的开展PCI Express (PCIe) 6.0 设计,将其数据传输速率加倍至 64 GT/s 。这其中必须注意到几个新的技术考虑因素。一个完整的 IP 解决方案可为控制器和 PHY 之间提供优化的性能和无缝的互操作性。本次课程将讨论实现 1+ GHz 的时序收敛,同时了解新的 PCIe 6.0 特性中 FLIT、新的低功耗状态和 PAM-4 信令所带来的影响。

chip, design, interface, pci

主讲师:左庆华 高级应用工程师

左庆华是新思科技接口IP资深应用工程师,他在半导体行业有12年的从业经验。在新思科技之前,他在扬智电子科技,Quantenna Communications从事多年设计,验证,架构相关工作。 目前负责客户的接口IP售前咨询,设计集成等工作。

活动详情


活动日期:2021年07月09日 周五

活动时间:16:30-17:20 p.m.

课程录播:扫描二维码报名观看

了解更多

视频

PCIe 6.​0 的 DesignWare 控制器和 PHY IP