EDA
System
IP
SolvNetPlus
Training & Education
정의
3DIC는 서로 다른 칩이나 웨이퍼를 수직으로 쌓아 단일 패키지로 구성한 3차원 집적 회로(IC) 서로 다른 칩이나 웨이퍼를 수직으로 적층하여 단일 패키지로 구성한 것입니다. 3DIC 패키지 내부에서는 실리콘 관통 전극(TSV) 또는 실리콘 배선( 하이브리드 본딩)을 사용하여 소자 간 상호 연결이 이루어집니다.
왜 3차원 집적회로(3DIC)인가?
2DIC에서는 각 집적 회로 칩( 다이 )이 개별 패키지에 담겨 인쇄 회로 기판(PCB) 위에 배치됩니다. 그런 다음 동일한 패키지 내의 여러 다이(die)가 전도성 와이어 경로를 통해 연결됩니다. 단일 패키지 내에서 여러 다이를 서로 겹쳐 쌓는 방식은 해당 다이들을 나란히 배치하는 것보다 공간을 덜 차지합니다. 겹쳐진 다이들 간의 거리가 짧아지면, 정상 작동이 확인된 다이( 다이 ) 간에 더 빠르게 데이터를 교환할 수 있어 에너지 소비도 줄어듭니다.
이 접근 방식은 기존 2DIC 설계에 비해 성능 향상, 전력 소비 감소, 소형화 등 여러 가지 장점을 제공합니다. 3DIC 설계 기술은 이종 집적 에서 볼 수 있듯이, 기존 2DIC에 비해 공간을 더 효율적으로 활용하고 전기적 성능을 향상시킵니다.
3DIC는 서로 다른 IP 간의 연결성을 향상시키기 위해 실리콘 인터포저와 TSV를 사용합니다. 실리콘 인터포저( 인터포저 )는 3차원 집적 회로( 2.5D ) 및 3DIC 설계에 사용되어 단일 패키지 내의 여러 다이 또는 칩을 연결하는 얇은 실리콘 웨이퍼입니다. 이는 다이들이 배치되고 미세 피치의 수직 TSV(TSV) 및 마이크로 범프를 통해 연결되는 기판( 기판 ) 역할을 합니다. 이를 통해 기존의 2DIC에 비해 더 나은 방열 효과, 전력 소비 감소, 높은 집적도 및 향상된 전기적 성능을 얻을 수 있습니다.
적층된 다이 간의 데이터 전송은 하단 다이 에 집적된 TSV를 통해 이루어집니다. 이러한 TSV는 구리와 같은 전도성 재료로 구성된 수직으로 뻗은 물리적 기둥입니다. PCB 상의 여러 패키지 대신 적층된 다이를 단일 패키지로 결합하면 I/O 밀도가 100배 증가합니다. 최신 기술을 활용하면 비트당 전송 에너지를 30분의 1로 줄일 수 있습니다.
Multi-다이 시작 가이드
이 가이드에서는 성공적인 멀티-다이 설계를 위한 필수 정보를 제공합니다. 이 가이드에서는 멀티- 의 장점과 도입 동기는 물론, 신규 프로젝트를 진행할 때 고려해야 할 주요 사항과 지침을 다룹니다.
3DIC의 장점
무어의 법칙이 둔화됨에 따라, 단일 집적 회로( 다이 )에 더 많은 기능을 집적하는 것이 차세대 반도체 소자를 개발하는 데 항상 최선의 방법은 아닙니다. 3DIC는 실리콘 웨이퍼나 다이를 수직으로 적층하여 단일 패키지 소자로 구현함으로써 성능, 전력 효율, 풋프린트 측면에서 이점을 제공하는 실용적이고 가치 있는 대안을 제시합니다. 주요 이점은 다음과 같습니다:
- 비용 및 칩 면적 절감:설계 규모(기능 및 집적도 측면 모두)가 커짐에 따라 심각한 비용 및 수율 문제가 발생하고 있으며, 개발 주기도 길어지고 있습니다. 비용 측면에서 볼 때, 서로 다른 부품으로 구성된 대규모 시스템은 실리콘 구현에 있어 다양한 최적 지점을 가지고 있습니다. 칩 전체를 가장 복잡하거나 비용이 많이 드는 공정 노드에 배치하는 대신, 분할-실리콘-실현( 이종 집적 ) 방식을 통해 시스템의 각 부분에 ‘적합한’ 노드를 사용할 수 있습니다. 이를 통해 첨단/고비용 노드는 시스템의 핵심 부품에만 사용하고, 비용이 덜 드는 노드는 비핵심 부품에 할당할 수 있습니다.
- 더 높은 대역폭:크고 복잡한 SoC를 생각할 때, 일반적으로 가장 먼저 고려되는 최적화 요소는 면적입니다. 반도체 설계자들은 칩에 최대한 많은 기능을 집적하고 가능한 한 높은 성능을 구현하고자 합니다. 하지만 항상 준수해야 할 전력 및 열 설계 제한이 존재하며, 이는 특히 모바일, 웨어러블 AR, IoT와 같은 애플리케이션에서 매우 중요합니다(전체 에너지 소비를 우선시하는 데이터 센터의 고성능 컴퓨팅 분야에서도 그 중요성이 점점 커지고 있습니다). 3D 구조를 구현하면 설계자는 풋프린트 및 높이 제약을 초과하지 않으면서도 제품에 기능을 계속 추가할 수 있으며, 동시에 실리콘 비용을 절감할 수 있습니다.
- 저전력 소비:저전력 소비에 대한 수요가 급증함에 따라, 더 작은 패키지 크기에 대한 수요도 증가하고 있습니다. 3DIC는 현재 이용 가능한 최첨단 공정 노드에서 단일 다이 에 탑재될 수 있는 더 큰 용량(게이트 및 메모리)을 제공하는 솔루션을 제시할 수 있습니다. 수직 적층 방식은 더 짧고 빠른 상호 연결을 가능하게 하여 전력 소비를 줄여줍니다.
- 이종 집적:여러 가지 이종 다이를 사용하면 서로 다른 제조 공정, 기술 노드, 심지어 기반 기술까지 혼합할 수 있으므로 유연성이 높아집니다. 기존 칩을 재설계하지 않고도 단일 다이 에 통합하여 재사용할 수 있어, 이는 또 다른 형태의 위험 완화 방안이 됩니다. 또한, 재사용을 통해 다양한 최종 시장 응용 분야를 공략할 수 있는 기회를 제공합니다.
저전력 소비와 향상된 연결성을 위한 3DIC의 장점
| 패키지 유형 (2D/3D) | mm²당 IO 수 | 데이터 전송 전력 (pJ/비트) |
|---|---|---|
| 와이어 본드 (2D) | <10 | 10 |
| 플립 칩 범프 (2D) | <100 | 1.5 |
| 마이크로 범프 (2D) | <1000 | 0.5 |
| TSV(실리콘 관통 비아) (3D | <10000 | 0.1 |
| 하이브리드 본드 (3D) | 최대 1,000,000 | 0.05 |
3DIC의 이상적인 적용 분야
3DIC는 더 많은 트랜지스터, 더 낮은 전력 소비, 또는 작은 면적을 목표로 하는 모든 종류의 칩에 이상적입니다. 다양한 칩 부문에서 3DIC 기술을 활용함으로써 각기 다른 이점을 얻을 수 있으며, 3DIC는 가장 까다로운 반도체 응용 분야 중 일부에서 점차 널리 채택되고 있습니다.
컴팩트한 크기는 모바일 기기, 사물인터넷(IoT) 및 공간이 제한적인 기타 응용 분야에서 큰 장점으로 작용합니다. 또한 뛰어난 용량과 유연성 덕분에 고성능 컴퓨팅(HPC), 데이터 센터, 클라우드 컴퓨팅, 인공지능(AI), 머신러닝(ML)과 같은 연산 집약적 응용 분야에 이상적입니다.
아래 차트는 3DIC 기술의 혜택을 받고 있는 성장 중인 분야들을 보여줍니다:
| 3DIC의 장점 | |||||
| 세그먼트 | 전력 감소 | 고성능 | 더 작은 사이즈 | 메모리 추가 | 더 많은 대역폭 |
| 모바일 | ✔ | ✔ | ✔ | ||
| 고성능 컴퓨팅 | ✔ | ✔ | ✔ | ||
| AR/VR (XR) | ✔ | ✔ | ✔ | ✔ | ✔ |
| 인공 지능(AI) | ✔ | ✔ | |||
| 네트워킹 | ✔ | ✔ | ✔ | ✔ | |
| IoT | ✔ | ✔ | |||
3DIC의 설계 과제
Multiphysics 3DIC 설계에는 열 전달, 전자이동, 응력과 변형, 열팽창 등이 있습니다. 이러한 과제는 여러 개의 다이가 서로 겹쳐 쌓여 있고 TSV 및 마이크로범프를 통해 연결되는 3DIC의 복잡하고 상호 연결된 특성 때문에 발생합니다.
열팽창 역시 3DIC 설계에서 해결해야 할 과제 중 하나입니다. IC의 온도가 변하면 IC에 사용된 서로 다른 재료들이 각기 다른 속도로 팽창하여 응력과 뒤틀림을 유발하고, 이는 IC의 성능과 신뢰성에 영향을 미칠 수 있습니다. 열전달은 3DIC 설계에서 온도 분포를 더욱 복잡하게 만들 수 있습니다. 트랜지스터 및 기타 소자의 밀도가 높기 때문에 3DIC에서는 열전달이 어려워집니다. 대부분의 열은 시스템 내에 갇히게 되어 온도 상승을 초래합니다. 이러한 현상을 자가 발열이라고 합니다. 3DIC는 긴 상호 연결 선을 통해 연결된 수십억 개의 소자로 구성되어 있습니다. 이러한 긴 연결로 인해 발생하는 줄 가열은 전체적인 온도 상승에 기여하는 또 다른 주요 문제 영역입니다. 신뢰할 수 있는 성능을 보장하기 위해서는 3DIC 설계 시 이러한 열원을 모니터링하고 분석해야 합니다.
3DIC 및 Synopsys
3DIC Compiler
Synopsys 3DIC Compiler 이 플랫폼은 전자 설계 자동화(EDA) 업계에서 유일하게 단일 패키지 내에서 엔드투엔드 멀티다이 설계 및 통합을 지원하는 통합 플랫폼입니다. 3D 시각화 기능을 갖춘 단일 그래픽 사용자 환경을 제공하여 3DIC의 탐색, 설계, 구현, 검증 및 최종 승인 과정을 지원합니다. 이 플랫폼은 Synopsys Fusion Design Platform™ SoC급 IC 설계 공통 데이터 모델 을 기반으로 구축되어 용량과 성능 면에서 확장성을 제공합니다. 3DIC Compiler 은 기존 IC 패키징 툴로는 구현할 수 없는 수십만 개의 인터다이 인터커넥트를 지원합니다. 또한 전력 무결성 과 함께 완전한 자동화 기능 세트를 제공하며, 설계 반복 횟수를 최소화하는 열 및 노이즈 고려 최적화 기능을 갖추고 있습니다.
이 기술의 장점은 다음과 같습니다:
- 최적의 시스템-인-어-패키지(SiP) 솔루션을 위한 다중다이 통합에 대한 종합적인 접근 방식
- 통합 플랫폼에 대한 강력한 3D 시각화 기능을 통해 직관적인 환경을 제공하고 전반적인 통합 시간을 단축합니다.
- 시스템 수준의 신호 무결성, 전력 무결성 및 열 분석을 위한 Ansys의 실리콘-패키지-PCB 기술을 완벽하게 통합하여 더 빠른 수렴을 지원하고 반복 작업의 필요성을 줄여줍니다.
Synopsys IP
설계자들은 다이 분할, 다이 분산, 컴퓨팅 확장 및 기능 통합과 같은 다양한 사용 사례에 대한 수율, PPA 및 확장성을 개선하기 위해 SoC를 여러 개의 다이로 분할하고 있습니다. 이러한 다중다이 SoC에 필요한 광범위한 다이 및 SDRAM 연결 요구 사항을 충족하기 위해, SoC 설계자들은 Synopsys’의 실리콘 검증된 Synopsys ,다이-to-다이 및 HBM IP 솔루션을 사용하고 있습니다. 이 솔루션들은 최첨단 FinFET 공정에서 제공되는 저지연 컨트롤러와 전력 효율적인 PHY를 제공하며, 2.5D 또는 3D 패키징 기술을 지원합니다. 다이-to-다이 IP는 안정적인 112G XSR 및 병렬 기반 HBI 링크를 가능하게 하며, HBM IP는 최대 921 GB/s의 HBM3 SDRAM을 지원합니다.
발견하기 3DIC Compiler
2.5D 및 3D Multi-다이 설계를 위한 업계 유일의 통합 탐사부터 사인오프까지 플랫폼
관련 리소스
계속 읽기
소개 Synopsys Long-Horizon AgentEngineer™ 솔루션 및 Autopilot™ 플랫폼: 자율 엔지니어링 실리콘에서 시스템까지
