RISC-V 란 무엇인가요?

개방형 표준 아키텍처인 RISC-V 는 ISA를 주도하는 글로벌 비영리 단체인 국제 산업 자동화 협회( RISC-V )의 회원사들이 정의한 것입니다. 이를 통해 회원사들은 협력을 바탕으로 프로세서 혁신의 새로운 방향을 제시하는 동시에, 설계의 자유도를 한층 더 높일 수 있도록 하는 것이 목적입니다.

로열티가 없는 ‘ RISC-V ’ ISA는 설계된 모든 소프트웨어가 실행되는 소수의 핵심 명령어 세트를 특징으로 합니다. 선택적 확장 기능을 통해 설계자는 다양한 최종 시장에 맞춰 아키텍처를 조정할 수 있습니다. 기본적으로 ‘ RISC-V ’ 아키텍처를 사용하면 설계자가 목표 최종 애플리케이션에 최적화된 방식으로 프로세서를 맞춤 구성하고 구축할 수 있으므로, 해당 애플리케이션에 대한 전력, 성능, 면적(PPA) 을 최적화할 수 있습니다. RISC-V (ISA)는 또한 전체 기능 세트를 모두 사용해야 하는 대신, 사용 가능한 기능 중에서 필요에 따라 선택적으로 활용할 수 있는 유연성을 제공합니다.

RISC-V 는 처음에는 임베디드 애플리케이션과 마이크로컨트롤러 분야에서 시장에 도입되었지만, 이 오픈소스 아키텍처는 고성능 컴퓨팅 및 데이터 센터 분야에서도 큰 잠재력을 지니고 있습니다. 

RISC-V 이 프로젝트는 RISC 원리에 기반한 오픈소스 컴퓨터 시스템을 개발하기 위해 캘리포니아 대학교 버클리 캠퍼스(UC Berkeley)에서 시작되었습니다. 당초에는 학술적 용도로 설계되었습니다. 이 표준은 지속적으로 발전해 왔으며, 현재는 RISC-V International에서 관리하고 있습니다. 

RISC-V 국제 기구는 전 세계 디자이너들이 어떠한 정부 규제에도 얽매이지 않고 중립성을 유지할 수 있도록 본부를 스위스로 이전했습니다. 

이 표준을 뒷받침하기 위한 생태계가 형성되고 성장하고 있습니다. 도입 속도가 빨라짐에 따라 업계 간의 협력이 지속되면서 아키텍처는 더욱 발전하고 있습니다.  

RISC-V 이 아키텍처는 프로세서가 다양한 작업을 수행할 수 있도록 간소화된 명령어를 제공한다는 점에서 인기를 얻었습니다. 또한 설계자들이 수천 가지의 잠재적인 맞춤형 프로세서를 개발할 수 있게 하여 제품 출시 기간을 단축시켜 줍니다. 프로세서 IP의 공통성 덕분에 소프트웨어 개발 시간도 단축됩니다. RISC-V 의 다른 이점은 다음과 같습니다:

• 업계 전반에 걸친 협업과 혁신을 가능하게 하는 개방형 표준의 특성 
• 공통 ISA(Common ISA)는 모든 프로세서가 잠재적으로 동일한 아키텍처를 사용할 수 있게 함으로써 소프트웨어 개발을 용이하게 합니다. 설계자들은 간단한 임베디드 장치부터 초대형 슈퍼컴퓨터에 이르기까지 동일한 기본 ISA를 활용하여 시장의 요구에 맞춰 장치를 최적화할 수 있습니다. 기존의 ISA와 비교할 때, 맞춤형 ISA( RISC-V )는 고유한 기능을 갖추고 있으며 요구 사항에 따라 맞춤화될 수 있습니다. 
• 더 작고, 에너지 효율이 높으며, 모듈식인 제품의 제공  
• 오픈소스 레퍼런스 디자인, 소프트웨어 구성 분석 도구 및 보안 확장 기능을 통해 제공되는 보안 기능들입니다. 또한, 오픈소스 특성 덕분에 ‘ RISC-V ’ 아키텍처 전체를 공개 영역에서 면밀히 검토할 수 있어, 백도어와 숨겨진 채널을 제거할 수 있습니다.  

RISC-V 이 사양은 범용 프로세서를 위한 구성 및 사용자 정의가 가능한 솔루션을 제공하도록 설계되었기 때문에 특별한 과제를 안고 있습니다. ISA 사양에는 수많은 옵션과 변형이 정의되어 있으며, 사용자는 사용자 정의 명령어를 추가하여 ISA를 더욱 확장할 수 있습니다. 따라서 모든 RISC-V 검증 솔루션은 이러한 사용자 정의를 수용할 수 있을 만큼 유연해야 합니다.

마찬가지로, RISC-V 아키텍처가 HPC 및 모바일과 같은 고성능 애플리케이션에 채택됨에 따라 PPA 요구 사항도 까다로워지고 있으며, 이에 따라 업계 최고 수준의 설계 자동화 도구와 방법론이 필요해지고 있습니다.

SynopsysRISC-V International의 전략적 파트너인 이 회사는 30년 이상 최첨단 설계를 위한 최적의 PPA 달성을 목표로 프로세서 IP 개발 및 최적화를 지원해 왔습니다. 최종 고객이 RISC-V ISA를 개발하기로 결정할 경우, Synopsys 는 해당 기업들이 RISC-V SoC를 설계하고 완벽하게 검증할 수 있도록 지원할 수 있는 독보적인 입지를 갖추고 있습니다. 의전자 설계 자동화(EDA) 툴은Synopsys 는 강력한 즉시 사용 가능한 RISC-V 개발 및 검증 조합을 제공합니다. Synopsys IP는 모든 RISC-V 코어를 수용할 수 있도록 쉽게 확장할 수 있습니다.  

• RISC-V 검증: RISC-V 시스템 설계의 검증 및 디버깅을 위한 제품과 방법론이 현재 제공되고 있으며, Synopsys RISC-V 프로세서 및 SoC 검증을 더욱 효과적으로 지원하기 위한 EDA 워크플로우, 에뮬레이션 및 가상 프로토타이핑 솔루션, 그리고 방법론도 함께 제공됩니다. RISC-V 프로세서 검증 제품군에는 Synopsys ImperasDV 검증 환경, ImperasFC 기능 커버리지, STING 테스트 생성도구를포함합니다. 이러한 제품들은 효율성 향상을위해업계 최고의Synopsys VCS® 시뮬레이션및 Verdi® 디버그 도구와긴밀하게 통합되어 있습니다. 또한 VC Formal 제품군에는 프로세서 검증을 위한 RISC-V ISA AIP 애드온이 포함되어 있습니다. 
• 가상 프로토타입:Synopsys 가상 프로토타이핑 에는 업계 최대 규모의 트랜잭션 레벨 모델(TLM) 포트폴리오를 활용하여 소프트웨어 개발용 가상 프로토타입을 생성할 수 있는Virtualizer™가포함되어 있습니다. 특정 RISC-V TLM 모델(ImperasFPM 고속 프로세서 모델)에는 SiFive, Andes, OpenHW, lowRISC용 모델은 물론 Synopsys ARC-V 코어용 모델도 포함됩니다. ImperasFPM은 맞춤형 RISC-V 프로세서용으로 구축될 수도 있습니다. 다양한 플랫폼용 즉시 사용 가능한 Virtualizer 개발 키트(VDK) 및 Starting Point VDK, 프로젝트 성공을 보장하기 위한 턴키 및 램프업 서비스도 제공됩니다.
• RISC-V 설계 및 구현:Synopsys Fusion QuickStart 키트(QIK)에는 구현 스크립트, 참조 가이드 및 기본 플로어플랜이 포함되어 있어 설계자가 처음부터 시작할 필요가 없습니다. QIK를 활용하고,Synopsys Fusion Compiler™ RTL-to-GDSII설계 제품 및Synopsys 설계 공간 최적화 (DSO.ai™)칩 설계용 AI 애플리케이션을 활용하면 RISC-V 기반 SoC 설계 개발을 가속화할 수 있습니다. Synopsys 는 SiFive와제휴하여 SiFive의 Intelligence™ X280, Performance™ P550 및 향후 출시될 프로세서 코어용 Fusion QuickStart 키트를 제공합니다. 
• RISC-V Synopsys 를 활용한 PPA 측정RTL Architect:  RTL Architect 는 RTL 설계자가 RTL 변경 사항이 PPA 및 혼잡도에 미치는 영향을 예측할 수 있도록 지원하는 다차원 구현 예측 엔진입니다. 
• Synopsys 인터페이스 IP: 수천명의 고객이 Synopsys SoC에 IP를 도입함으로써 위험을 최소화하고 시장 출시 기간을 단축하고 있습니다. Synopsys 는PCI Express®,CXL,USB,이더넷,DDR,HBM,다이-to-다이, CCIX, MIPI,HDMI 등의 가장 널리 사용되는 인터페이스에 대한 PA및 보안.