Synopsys
Ansys

PERC(프로그래밍 가능한 전기 규칙 검사)란 무엇인가요?

Synopsys 편집부

2020년 8월 4일 / 읽는 데 3분

정의

프로그래머블 전기 규칙 검사(PERC)는 설계 규칙 검사 (DRC,설계 규칙 검사 ) 나 레이아웃 대 표준 검사 (LVS, 레이아웃 대 회로도 )로는 확인할 수 없는 디지털 회로(집적 회로(IC) ) 설계의 신뢰성 문제를 검사하는 방법입니다. 이러한 신뢰성 검사는 주로 정전기 방전(ESD)과 관련이 있지만, 전기적 과부하(EOS), 유전체 파괴 등을 포함한 다른 검사 영역으로 확장될 수도 있습니다. 이러한 규칙은 연결성 및 넷리스트 정보를 포함하지만, 설계마다 완전히 맞춤화될 수 있어야 하며, 이는 프로그래머블한 특성을 통해 가능해집니다.

PERC 검사는 크게 4가지 범주로 나뉩니다:

  • 넷리스트 검사:레이아웃 데이터 없이 순전히 넷리스트만으로 수행할 수 있는 검사입니다.
  • 넷리스트 기반 레이아웃 검사:레이아웃에서 수행되는 검사이지만, 레이아웃 검사의 대상 영역을 결정하기 위해 사전에 넷리스트 분석이 이루어지는 검사입니다.
  • 전류 밀도 점검:ESD 방전 경로에서 레이아웃의 전류 전달 능력을 확인하기 위해 레이아웃에 대해 수행하는 점검.
  • 점대점(P2P) 저항 검사:ESD 방전 경로의 저항을 확인하기 위해 회로 기판 레이아웃에서 수행하는 검사로, 해당 경로의 저항이 낮아 전류가 그 경로를 따라 흐르도록 보장하는지 검증하기 위함입니다.

PERC는 어떻게 작동하나요?

검증 유형이 4가지이므로, 검증 유형에 따라 데이터 흐름이 달라집니다. PERC에서 가장 핵심적인 구성 요소는 “넷리스트 분석 엔진(Netlist Analysis Engine)”입니다. 이 모듈은 모든 흐름에서 가장 먼저 실행되며, PERC라는 이름을 부여한 프로그래밍 가능한 구성 요소입니다. 이 단계에서는 넷리스트를 불러와 고객이 넷리스트에 대해 알고 싶어 할 수 있는 모든 사항을 분석합니다. 그 결과, 검사 유형에 따라 오류가 보고되거나 후속 모듈에 정보가 전달될 수 있습니다.

이를 아래의 간단한 블록 다이어그램으로 설명합니다:

PERC 블록 다이어그램 | Synopsys

분석할 넷리스트가 레이아웃에서 나온 것이라면, 위 단계에는 표시되어 있지 않지만 해당 넷리스트를 생성하기 위해 LVS Extract를 실행해야 합니다. 이러한 PERC 워크플로에서는 LVS Compare를 사용하지 않습니다.

PERC의 일반적인 용도

PERC는 프로그래밍이 가능한 솔루션이기 때문에 그 용도와 적용 범위가 매우 넓습니다. 설계자가 넷리스트와 이에 대응하는 형상에 대해 알고 싶어 하는 모든 사항을 프로그래밍할 수 있습니다.

문제 영역을 구분하는 방법에는 여러 가지가 있습니다. 그중 가장 일반적인 방법은 ESD 응용 분야와 비-ESD 응용 분야로 구분하는 것입니다.

ESD 응용 분야는 PERC 사용량에서 상당한 비중을 차지합니다. ESD 검증을 위해서는 4가지 유형의 검사(넷리스트, 넷리스트 기반 레이아웃, 전류 밀도 및 점대점 저항)가 모두 활용됩니다. 넷리스트 검사는 ESD 보호 회로의 존재 여부를 확인하며, 회로도 또는 추출된 레이아웃 넷리스트에서 실행할 수 있습니다. 넷리스트 기반 레이아웃, 전류 밀도 및 점대점 저항 검사는 모두 레이아웃 데이터가 필요합니다. 또한 전류 밀도 및 점대점 저항 검사는 R 추출을 위해 StarRC 를 활용합니다.

PERC 다이어그램 2 | Synopsys

비 ESD 응용 분야는 대개 “방법론 점검” 범주에 속합니다. 이는 고객이 PERC 방식의 점검을 활용하여 광범위한 다른 분석을 수행한다는 것을 나타내는 포괄적인 표현입니다. 넷리스트 점검 범주에는 다음이 포함될 수 있습니다: 

  • EOS (전기 과부하)
  • 플로팅 게이트
  • 레벨 시프터 배치
  • 팬아웃
  • 누수
  • 넷리스트 통계 분석

넷리스트 기반 레이아웃 검사에서 ESD와 무관한 용도로 가장 흔히 사용되는 것은 전압 의존적 간격 검사이지만, 기하학적 대칭성 검사 및 기타 용도로도 활용될 수 있습니다. 전류 밀도와 점대점 저항은 거의 전적으로 ESD 검사에 사용되므로, 여기서는 추가적인 용도에 대해서는 언급하지 않습니다.

어떤 솔루션을 Synopsys 어떤 솔루션을 제공하나요?

Synopsys’ ‘ IC Validator ’ 물리적 검증은 DRC(설계 규칙 검사 ), LVS(레이아웃 대 회로도 ), 필(fill) 기능 등을 포함하는 포괄적인 사인오프 솔루션입니다.

계속 읽기

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

채팅 종료

이 창을 닫으면 채팅 기록이 삭제되고 세션이 종료됩니다. 정말로 이 채팅을 종료하시겠습니까?