물리 설계 란 무엇인가요?

EDA 도구는 설계자가 지정한 제약 조건을 고려하면서 대부분의 물리 설계 단계를 완전히 자동화합니다. 이를 통해 엔지니어는 물리 설계 의 결과를 설계별 요구 사항에 부합하도록 조정할 수 있습니다. 제약 조건의 예로는 다음과 같은 것들이 있습니다:

• 배선 혼잡(배선 밀도)을 최소화한다

• 배치 밀도를 최소화하십시오

• 지정된 신호의 최소/최대 라우팅 길이를 설정합니다. 

• 중요 경로의 최단 소요 시간을 산출하십시오

• 배치 면적 최소화

EDA 기반 자동 설계 검증( 물리 설계 )은 설계 제약 조건을 충족할 뿐만 아니라, 설계 규칙을 확인하고 이를 위반하지 않도록 보장함으로써 파운드리 요구 사항을 충족하는 설계를 생성할 수 있습니다. 설계 규칙의 예로는 다음과 같은 것들이 있습니다:  

• 노선 간 최소 간격

• 최소 와이어 폭

• 세포 밀도 한계

• 셀 배치 제한 사항 

• 핀 간격

최신 EDA 소프트웨어 툴은 멀티코어 CPU, 멀티스레딩 및 기타 병렬 처리 소프트웨어와 하드웨어 기술을 활용하여, 특히 수십억 게이트 규모의 대규모 설계에서 상당한 시간이 소요될 수 있는 물리 설계 단계를 가속화합니다. 물리 설계 소프트웨어는 소형 칩부터 수작업으로는 설계가 불가능한 대규모 시스템온칩(SoC)에 이르기까지 모든 규모의 설계를 처리합니다. 또한 이 소프트웨어는 어떤 파운드리나 실리콘 기술을 사용하여 제작된 설계도 지원합니다. 물리 설계 소프트웨어는 새로운 실리콘 기술과 패키징 옵션에 대응하기 위해 EDA 기업들에 의해 지속적으로 개선되고 있습니다.

물리 설계 를 완전히 자동화함으로써, 엔지니어들은 지루하고 저수준인 레이아웃 작업 대신 더 높은 수준의 설계 과제와 혁신에 집중할 수 있습니다.

Synopsys 까다로운 타이밍, 전력 및 면적 요구 사항을 충족하는 최적의 설계를 생성하는 동시에 개별 설계자의 제약 조건과 지침을 반영하는 포괄적이고 자동화된 물리 설계 솔루션을 제공합니다. Synopsys 자동화된 물리 설계 기능을 제공하는 제품으로는 다음이 있습니다:

• Fusion Compiler 

• Custom Compiler

• 3DIC Compiler 

이 제품들은 ‘ 물리 설계 ’가 핵심을 이루는 포괄적인 실리콘 설계 솔루션을 제공합니다. 통합된 환경으로서, 이 솔루션들은 실리콘 칩 설계 전 과정에 걸쳐 타당성 탐색, 프로토타이핑, 플로어플래닝, 설계, 최적화, 분석, 검증 및 첨단 패키징 기능을 모두 제공합니다. Synopsys’ 물리 설계 솔루션은 개별적이고 고립된 설계 단계가 아닌, 전체 흐름의 맥락에서 통합된 기능을 제공합니다. 예를 들어, 배치 및 라우팅 단계는 타이밍과 면적을 기반으로 이루어지므로, 최적화와 물리 설계 가 긴밀하게 연결됩니다. 이를 통해 칩 설계자에게는 서로 연결되지 않은 일련의 소프트웨어 도구 대신, 완벽한 종단 간 통합 솔루션을 제공합니다.

초기 아키텍처 탐색부터 설계 구현, 테스트, IP, 소프트웨어 및 하드웨어 검증에 이르기까지, Synopsys 실리콘 칩 설계 분야의 차세대 혁신을 지속적으로 주도하고 있습니다.

아래 그림 1은 Fusion Compiler 에 소개된 실리콘 칩의 물리 설계 을 보여주는 것으로, 논리 게이트 배치(사각형)와 메탈 배선 형태(레이어별로 색상 구분)를 확인할 수 있습니다.