저전력 설계 란 무엇인가요?

저전력 설계 기법에는 다양한 종류가 있으며, 그중 일부는 사용법이 매우 간단하지만 다른 일부는 더 복잡하고 까다롭습니다.

클럭 게이팅:

이 기법은 일반적으로 논리 합성 단계에서 수행되며, 이때 인에이블 플롭이 클럭 게이팅 구조로 최적화되어 멀티플렉서 면적을 절약하고 클럭 네트의 전체적인 스위칭 활동을 줄여줍니다(그림 2 참조).

필요하지 않을 때 클럭을 차단하면 동적 전류 흐름을 쉽게 줄일 수 있습니다. 추가적인 전력 소모를 방지하기 위해서는 AND/NOR 게이트를 사용하는 대신 래치 기반의 클럭 게이팅을 사용하는 것이 더 좋습니다. IC의 특정 부분에 대한 클럭 신호를 차단하면 해당 영역의 트랜지스터가 스위칭을 하지 않아 전력을 소모하지 않게 되므로, 전력 소모를 크게 줄일 수 있습니다.

이는 전력 및 면적을 줄이는 데 매우 간단하고 쉽게 활용할 수 있는 기법입니다. 다만, 이 최적화를 수행하기 위해서는 논리 합성 도구의 지원이 필요합니다. 다행히도 이 기법은 널리 알려져 있으며, 대부분의 도구와 흐름에서 잘 지원되고 있습니다.

정적 전력 검증 및 탐구:

정적 검증에서 첫 번째 단계는 설계 흐름(RTL, UPF, SDC)에 입력되는 데이터가 구조적·문법적으로 올바른지 확인하는 것입니다. 정의상 정적 검증은 테스트 벡터를 사용하지 않으므로, 이는 시뮬레이션이나 구현 단계로 넘어가기 전에 입력 데이터를 검토하는 매우 효율적인 방법입니다. 일반적으로 Lint 및 CDC 검사는 RTL이 오류 없이 깨끗한지 확인하는 데 중요합니다. UPF 검사는 독립적으로 수행하거나 해당 RTL과 함께 수행하여 UPF가 올바른지 확인할 수 있으며, SDC 역시 RTL과 함께 정적으로 검사할 수 있습니다. 전력 탐색 단계에서는 추정된 스위칭 파형이나 시뮬레이션에서 얻은 실제 파형을 사용하여 RTL의 전력을 조기에 추정할 수 있습니다. 초기 RTL 전력 분석을 수행함으로써 설계의 전반적인 아키텍처를 개선하기 위한 결정을 조기에 내릴 수 있습니다.

동적 전력 검증 및 분석:

동적 전력 검증에서는 확인해야 할 몇 가지 중요한 사항이 있습니다. 우선, PMU 제어 신호의 순서가 시스템 종료, 절연을 위한 클램핑, 저장, 복원, 절연 클램프 해제 및 전원 켜기 과정을 올바르게 수행하는지 확인해야 합니다. 이는 설계가 제대로 작동하는지 확인하기 위해 설계 RTL 및 UPF를 함께 검토하는 매우 중요한 검증 단계입니다. 다음으로, 설계에서 어떤 유형의 파형과 토글 활동이 관찰되는지 확인해야 합니다. 이는 활동 계수에 따라 달라지기 때문에 동적 전력 소비량을 결정하는 요인이 됩니다. 활동 계수가 높을수록 더 많은 전력이 소비됩니다. 따라서 생성되는 파형은 설계 프로세스 초기 및 후기 단계 모두에서 전력을 정확하게 추정하는 데 매우 중요합니다.

소프트웨어 기반 전력 분석:

에뮬레이션 기반의 저전력 흐름 분석에서는 설계의 전력 프로파일에 맞는 적절한 피크 윈도우를 포착할 수 있어야 합니다. 에뮬레이션을 통해 훨씬 더 광범위한 데이터를 검토할 수 있으므로, 전력 추정용 파형을 생성하는 데 가장 유용한 윈도우를 선택할 수 있습니다.

전원 구현:

RTL 기반 예측 전력 추정, 논리 합성, DFT 삽입 및 물리적 구현은 모두 저전력 설계에 있어 중요한 역할을 수행합니다. RTL 기반 예측 전력 추정을 통해 초기 전력 추정치를 바탕으로 매우 초기 단계에서 RTL 수정을 수행할 수 있습니다. 논리 합성 단계에서는 정적 및 동적 검증 과정을 모두 완료한 RTL, SDC 및 UPF가 기술 게이트로 매핑됩니다. 전력 특화 격리, 레벨 시프터 및 리텐션 셀도 게이트로 매핑되며, 이때 타이밍, 면적 및 전력은 모두 넷리스트와 관련 UPF’를 생성하기 위한 비용 함수의 일부가 됩니다. 이 단계에서는 DFT 삽입도 이루어지며, 대개 이 과정과 동시에 진행됩니다. 넷리스트와 UPF’가 완성되면 이 수준에서 정적 및 동적 검증이 한 차례 더 수행되며, 문제가 없는 것으로 확인되면 그 결과가 물리적 구현 단계로 입력됩니다. 물리적 구현 단계에서는 매크로 배치 및 전력 라우팅을 고려하여 매크로 배치( 플로어플래닝 )가 수행됩니다. 그 후, 전력 스위치가 물리적으로 삽입 및 배치되는 배치(placement)가 이루어지며, 배치, 라우팅 추정, 논리 최적화 및 클럭 트리 합성을 반복하여 타이밍, 면적 및 전력 간의 균형을 다시 한번 조정합니다. 마지막으로 라우팅 단계가 진행되는데, 이 단계에서는 우선순위 신호(클럭, 전원 활성화 신호, 스위치 연결)에 대한 사전 라우팅이 수행된 후 나머지 설계에 대한 상세 라우팅이 이어집니다. 이 모든 과정은 타이밍 및 면적 목표를 충족시키면서도 전력을 보다 세밀하게 절감하는 데 중점을 둡니다.

사인오프:

사인오프 단계에서 UPF의 일관성을 다시 한 번 확인해야 합니다. 단, 이번에는 논리 합성 단계에서 생성된 ‘Netlist’ 및 ‘UPF’와 물리적 구현 단계에서 생성된 ‘PGNetlist’ 및 ‘UPF”’를 비교해야 합니다. 이를 통해 넷리스트와 UPF에 적용된 연결 및 변경 사항이 일관되고 오류가 없으며, 전력 설계 의도가 유지되었는지 확인할 수 있습니다. RTL과 UPF, 게이트와 UPF’, PGNetlist와 UPF” 간의 논리적 동등성 검사를 수행하면 논리적 기능이 유지되었는지 확인할 수 있습니다. 마지막으로, 정적 타이밍 분석 UPF를 사용하여 설계가 타이밍 요건을 충족하는지 확인해야 하며, 정확한 전력 추정 결과를 얻기 위해 상세한 파형 동작을 포함한 전력 분석을 수행해야 합니다.

저전력 동작을 위한 집적 회로를 설계할 때는 신뢰할 수 있는 성능과 효율성을 보장하기 위해 신중하게 해결해야 할 몇 가지 복잡한 과제가 있으며, 여기에는 다음이 포함됩니다:

• 전압 강하 특히 초저전압 설계의 경우 마진이 매우 좁아집니다. 이러한 변화로 인해 전압(IR) 강하 사인오프 검증은 모든 현대적인 IC 설계에서 필수적인 부분이 되었습니다.
• 공급 전압이 낮으면 경로 타이밍이 동적 전압 강하( 전압 강하 , DVD)의 영향을 훨씬 더 크게 받게 됩니다. 또한, 가능한 모든 스위칭 시나리오를 포착할 수 있을 만큼 충분한 커버리지를 확보하여 DVD를 분석하는 것은 매우 어렵습니다. DVD가 타이밍에 미치는 영향을 최소화하고, 예상치 못한 IR 강하로 인한 주파수 손실을 방지하기 위해서는 신중한 전압 강하 분석( 전압 강하 )이 필수적입니다.
• 다중 전압 영역에서는 서로 다른 전압 영역 간에 적절한 신호 전환과 신호 무결성 를 보장하기 위해 세심한 관리가 필요합니다. UPF는 이러한 과제를 해결하는 데 도움을 주기 위해 고안된 표준입니다.
• 파워 게이팅은 블록의 전원을 다시 켤 때 전기적 및 논리적 측면 모두에서 까다로운 과도 현상을 유발합니다.
• 클럭 게이팅은 클럭 분배 네트워크의 근원부에 최대한 가깝게 구현할 때 가장 효과적이지만, 이는 인에이블 신호가 제시간에 도달할 수 있는지 여부에 따른 타이밍상의 제약으로 인해 한계가 있습니다. 이로 인해 달성된 전력 효율과 설계 최적화에 드는 노력 사이에서 균형을 맞추는 절충점이 발생합니다.

모든 전력 분석의 타당성은 회로 활동에 결정적으로 좌우됩니다. 그러나 모든 모드에서 실제 사용 시 발생할 수 있는 모든 전력 범위를 포괄하는 현실적이고 대표적인 활동 시나리오를 생성하는 것은 쉽지 않습니다. 흔히 저지르는 실수 중 하나는 전력 계산에 ‘ 기능 검증 ’ 활동 벡터를 사용하는 것인데, 이는 오해를 불러일으킬 뿐만 아니라 전력 분석과도 무관합니다. 적절한 활동 벡터는 수동으로 생성하거나, 전력 분석 도구(“벡터리스”)를 통해 자동으로 생성하거나, 실제 애플리케이션을 실행하는 하드웨어 에뮬레이터를 통해 생성할 수 있습니다.

이 방법론의 각 단계에 필요한 ‘ 저전력 설계 ’ 도구는 다음과 같습니다:

1. 정적 전력 검증 및 탐색: 정적검증을 위해서는 RTL이 오류가 없음을 보장하기 위해Lint및 CDC 도구가 필요합니다. UPF의 경우, UPF가 오류가 없음을 보장하기 위해 UPF 검사기가 필요합니다. 전력 탐색을 위해서는 RTL 전력 추정 도구가 필요합니다.
2. 동적 전력 검증 및 분석:전력 시퀀스를 검증하고 파형을 생성하려면 전력 인식 시뮬레이터가 필요합니다. 또한, 시간을 절약하고 전력 분석을 위한 매우 정확한 파형을 제공하는 데 필수적이므로, RTL 시뮬레이션 데이터를 활용하여 게이트 레벨 시뮬레이션 데이터로 변환할 수 있는 도구와 함께 전력 인식 디버그 도구도 필요합니다.
3. 소프트웨어 기반 전력 분석:에뮬레이션을 활용하면사이클 단위의 전력 데이터를 생성할 수 있으며, 훨씬 더 긴 기간의 동작을 관찰하고, 전력 분석에 적합한 전력/타이밍 창을 선택할 수 있습니다.
   
4. 전력 구현:RTL 기반의 예측 전력 추정, 논리 합성, DFT 삽입(스캔 삽입, MBIST, 논리 BIST 등) 및 물리적 구현(플로어 플래닝, 배치, 클럭 트리 합성, 라우팅)은 저전력 설계 을 구현하는 데 필수적입니다.
   
5. 마무리:“넷리스트 및 UPF, PG넷리스트 및 UPF에 대한 UPF 검증”은 전력 설계 의도가 정확하고 전체 설계 흐름 전반에 걸쳐 유지되도록 보장하는 데 매우 중요합니다. 또한, 전력 인식 기능을 갖춘 논리 등가성 검사 는 논리 기능이 전체 설계 흐름 전반에 걸쳐 유지되도록 보장하는 데 필수적입니다. 정적 타이밍 분석 및 전력 분석 도구는 타이밍을 검증하고 정확한 전력 추정 결과를 도출하는 데 매우 중요합니다.

Synopsys 아래그림 6에서 볼 수 있듯이, 이 솔루션은 설계 검증( 저전력 설계 ) 및 검증(verification) 프로세스의 모든 측면을 아우르는, 검증된 저전력 설계 및 방법론 솔루션을 제공합니다.