맞춤형 IC란 무엇입니까?

특정 회로의 성능, 정확도, 전력 또는 크기가 매우 중요한 경우 맞춤형 IC 설계 방식만이 필요한 기능을 구현할 수 있는 유일한 방법입니다. 아날로그 또는 전력 IC의 경우 이와 같이 까다로운 요구사항이 많이 존재합니다. 예를 들어 5G 셀룰러폰 인프라를 위한 고주파 수신기에는 신호 무결성 및 정확도에 대한 구체적인 요구사항으로 인해 커스텀 설계가 필요합니다. 스마트 전력량계 등에 사용되는 것처럼 대규모 전력을 스위칭하는 IC 역시 이러한 애플리케이션의 극도 발열과 전계를 수용하기 위해 특별한 설계 고려사항이 필요합니다.

맞춤형 IC 설계는 세미커스텀 또는 ASIC 설계에 사용되는 빌딩 블록 개발에도 광범위하게 적용됩니다. 이 방법론에 사용되는 표준 셀은 최대 밀도와 성능을 보장하기 위해 일반적으로 풀커스텀 기법을 사용하여 설계됩니다. 이러한 셀은 여러 번 재사용되므로 최적의 설계를 구축하기 위한 추가적인 노력이 정당화됩니다. 메모리를 구축하는 데 사용되는 저레벨 스토리지 소자(즉, 비트 셀) 역시 커스텀 설계 프로세스를 사용하여 구축됩니다. 또 다른 예로는 임베디드 프로세서 코어의 데이터패스가 있습니다. 이러한 소자는 프로세서 코어의 동작 클럭 주파수를 지원하기 위해 고속으로 동작해야 합니다. 이 경우 데이터패스 요소들은 어버트먼트(abutment, 즉 데이터패스 블록의 좌우측에 모든 연결이 정렬되는 방식)를 통해 라우팅될 수 있도록 맞춤 설계됩니다. 이 방법은 라우팅 지연을 최소화하지만, 이를 구현하려면 맞춤형 설계가 필요합니다.

맞춤형 IC 설계 플로우에 필요한 단계는 다음과 같습니다.

• 아키텍처 설계: 이 단계에서는 IC 또는 특정 블록의 요구 기능을 명시합니다. IC 또는 블록이 수행해야 할 기능은 무엇인가? 필요한 속도와 전력 소모량은 얼마인가? 목표 원가는 얼마인가?  이러한 질문에 대한 답변을 바탕으로 디바이스 구현에 사용할 특정 기술에 대한 후속 선택이 이루어집니다. 이 단계에서는 무엇(“what”)을 구현해야 하는지가 가장 중요하며, 어떻게(“How”) 구현할 것인지는 아직 명확히 정의되지 않은 상태입니다.
• 로직 / 회로 설계: 여기서는 매크로 레벨의 빌딩 블록들이 상호 연결되어 IC 또는 블록의 요구 기능을 구현합니다. 설계의 기능을 검증하기 위해 디바이스 집합이 시뮬레이션됩니다. 요구되는 시뮬레이션 상세 수준에 따라 디지털 로직 시뮬레이터나 아날로그 회로 시뮬레이터가 사용됩니다. 이 단계에서 칩 또는 블록이 어떻게 구현될지에 대한 정의가 시작됩니다.
• 물리적 설계: 이 단계에서는 실리콘 웨이퍼 상의 모든 필수 회로 요소를 구현하는 상호 연결된 도형들의 실제 레이아웃이 생성됩니다. 이 프로세스는 칩의 주요 기능 각각이 위치할 곳과 설계의 주요 입력 및 출력 포트가 위치할 곳을 정의하는 칩 "플로어플랜(floorplan)"으로 시작됩니다. 더 작은 빌딩 블록을 설계하는 경우 이 단계는 건너뛸 수 있습니다. 다음으로 커스텀 레이아웃 편집기를 사용하여 실리콘 웨이퍼 상에 회로를 생성할 실제 도형들의 물리적 레이아웃을 구현합니다. 고급 레이아웃 편집기는 레이아웃이 설계의 전력과 성능에 미치는 영향에 대한 실시간 피드백을 설계자에게 제공합니다.
• 물리적 검증: 설계를 제조 공장으로 보내기 전 거치는 마지막 단계입니다. 제조 공정이 설계에 미치는 모든 물리적 영향들을 이제 모델링할 수 있습니다. 배선으로 인한 추가 저항, 신호 크로스토크, 제조 공정 자체의 변동성 등이 여기서 반드시 고려해야 할 수많은 항목 중 일부입니다. 이러한 스트레스 속에서도 회로가 여전히 정상적으로 작동할까요? 또한 제조 가능성을 보장하기 위해 실리콘 웨이퍼 상에 회로를 물리적으로 배치하는 방법에 관한 많은 설계 규칙이 존재합니다. 이러한 설계 규칙 역시 이 단계에서 확인됩니다. 이 프로세스가 완료되면 설계는 "사인오프(signoff)" 단계로 넘어갈 준비가 됩니다. 이 단계에서는 필요한 모든 검증이 올바르게 완료되었는지 확인하고, 설계가 제조 부서에 제출되거나 후속 세미커스텀 또는 ASIC 설계에 사용됩니다.

Synopsys Custom Design Platform은 견고한 커스텀 아날로그 설계 개발을 가속화하는 통합 설계 및 검증 툴 스위트입니다. Custom Compiler™ 커스텀 설계 환경을 기반으로 구축된 이 플랫폼은 업계 최고 수준의 회로 시뮬레이션 성능, 빠르고 사용하기 쉬운 레이아웃 편집기, 그리고 기생 추출, 신뢰성 분석, 물리적 검증을 위한 동급 최고 수준의 기술을 제공합니다.

플랫폼 도구는 다음을 포함합니다:

• Custom Compiler: 설계 입력, 시뮬레이션 관리 및 분석, 커스텀 레이아웃 편집 기능 제공
• IC Validator: 모든 공정 노드의 고객 생산성을 향상시키는 포괄적이고 고성능의 사인오프 물리적 검증 솔루션
• HSPICE: 정밀한 온칩 시뮬레이션과 실리콘-투-패키지-투-보드-투-백플레인(silicon-to-package-to-board-to-backplane) 신호 무결성 시뮬레이션 및 분석을 위한 최고의 표준
• StarRC: 기생 추출을 위한 최고의 표준
• SiliconSmart: PrimeTime 등의 디지털 사인오프 툴에 필요한 모델을 생성하기 위한 포괄적인 라이브러리 캐릭터라이제이션 및 QA 기능 집합