Synopsys
Ansys

What is a Custom IC?

Synopsys 편집부

2020년 12월 10일 / 예상 읽기 시간: 4분

정의

맞춤형 집적 회로(IC) 는 때때로 풀 커스텀(full-맞춤형 IC)이라고도 불립니다. 이러한 유형의 IC 설계에 필요한 구체적인 요구 사항을 이해하기 위해, 먼저 세미 커스텀(semi-custom) 설계라고 하는 보다 일반적인 설계 과정을 살펴보겠습니다. 이 과정은 때때로 애플리케이션 특정 집적회로(application-specific IC) 또는 ASIC( ASIC 설계 )이라고도 불립니다.

메모리, 표준 셀, 그리고 프로세서 코어와 같은 대규모 매크로 함수는 모두 이러한 구성 요소의 예입니다. 미리 정의된 구성 요소를 사용하면 설계자의 효율성이 높아집니다. 설계 과정은 구성 요소를 조립하고, 사용된 구성 요소 집합이 설계 요구 사항을 충족하는지 검증하는 과정입니다. 정교한 EDA 도구를 사용하여 고유한 요구 사항을 충족하는 구성 요소의 특정 버전을 생성합니다. 주어진 설계에 맞는 올바른 메모리 크기를 생성하는 메모리 컴파일러가 이 과정의 한 예입니다. Verilog와 같은 고수준 언어로 표현된 디지털 회로 설명은 이러한 기능을 구현하는 데 필요한 논리 소자로 자동으로 “컴파일”됩니다. 이를 논리 합성이라고 하며, 이 과정의 또 다른 예입니다. 그런 다음 자동화 기술을 사용하여 전체 설계 소자 모음을 실리콘 기판 에 배치하고 배선합니다.

이 과정은 매우 효율적이지만, 사용 가능한 표준 구성 요소를 바탕으로 요구 사항에 “가장 적합한” 회로를 생성합니다. 때로는 이러한 “가장 적합한” 접근 방식이 설계 목표를 충족하지 못할 수도 있습니다. IC의 성능, 정확도, 전력 소비 또는 크기가 매우 중요한 고정밀 요구 사항의 경우, 맞춤형 설계( 맞춤형 IC ) 접근 방식이 필요합니다.

맞춤형(full-맞춤형 IC) 설계 프로세스는 필요한 기능을 위해 특별히 제작된 고유한 구성 요소를 사용합니다. 맞춤형 IC 설계 과정에서는 앞서 설명한 세미 커스텀(ASIC) 설계 과정에서 사용되는 도구 중 상당수가 활용됩니다. 차이점은 조립되는 빌딩 블록이 특정 기능을 제공하기 위해 맞춤형으로 제작되는 경우가 많다는 점입니다. IC 레이아웃 편집기는 이러한 설계 과정에서 중요한 도구입니다. 또한 개발 중인 IC나 블록의 고유한 요구 사항을 충족하기 위해 이러한 소자를 조립하는 방법도 달라질 수 있습니다. 

맞춤형 IC의 중요성

특정 회로의 성능, 정확도, 전력 또는 크기가 매우 중요한 경우, 맞춤형 설계( 맞춤형 IC ) 접근 방식만이 요구되는 성능을 충족시킬 수 있는 유일한 방법입니다. 아날로그 또는 전력 IC에는 이러한 까다로운 요구 사항이 많이 존재합니다. 예를 들어, 5G 휴대전화 인프라용 고주파 수신기는 신호 무결성 및 정확도에 대한 특정 요구 사항으로 인해 맞춤형 설계가 필요합니다. 스마트 전기 계량기에 사용되는 것과 같이 대용량의 전력을 스위칭하는 IC 역시, 해당 애플리케이션에서 발생하는 극심한 열과 전기장을 견딜 수 있도록 특별한 설계 고려 사항이 필요합니다.

맞춤형 IC 이 설계 방식은 세미 커스텀 또는 ASIC 설계에 사용되는 기본 구성 요소의 개발 분야에서도 폭넓게 활용됩니다. 이 방법론에 사용되는 표준 셀은 일반적으로 최대 밀도와 성능을 보장하기 위해 풀 커스텀 기법을 사용하여 설계됩니다. 이러한 셀은 여러 번 재사용되므로, 최적의 설계를 구축하기 위한 추가적인 노력은 충분히 정당화됩니다. 메모리를 구성하는 데 사용되는 저수준 저장 소자(즉, 비트 셀) 역시 커스텀 설계 공정을 통해 제작됩니다. 또 다른 예로는 임베디드 프로세서 코어의 데이터 경로가 있습니다. 이러한 요소들은 프로세서 코어의 작동 클럭 주파수를 지원하기 위해 고속으로 작동해야 합니다. 이 경우, 데이터 경로의 요소들은 어버트먼트(abutment, 즉 모든 연결이 데이터 경로 블록의 좌우 측면에 정렬되는 방식) 방식으로 배선될 수 있도록 커스텀 설계됩니다. 이 방법은 배선 지연을 최소화하지만, 이러한 접근 방식을 구현하기 위해서는 커스텀 설계가 필요합니다.

맞춤형 IC는 어떻게 설계되나요?

다음은 ‘ 맞춤형 IC ’ 설계 흐름에서 필요한 단계들입니다:

  • 아키텍처 설계:이 단계에서는 IC 또는 특정 블록에 요구되는 기능이 명시됩니다. IC나 블록이 어떤 기능을 수행해야 합니까? 요구되는 속도와 전력 소비량은 얼마입니까? 목표 비용은 얼마입니까? 이러한 질문에 대한 답변은 이후 해당 소자를 구현하는 데 사용될 구체적인 기술을 선정하는 데 기초가 됩니다. 이 단계에서는 ‘무엇’이 필요한지가 가장 중요합니다. ‘어떻게’ 구현할지는 아직 명확히 정해지지 않았습니다.
  • 논리/회로 설계: 이단계에서는 매크로 수준의 구성 요소를 상호 연결하여 IC 또는 블록에 필요한 기능을 구현합니다. 설계된 기능의 정상 작동을 검증하기 위해 이러한 소자들을 모아 시뮬레이션을 수행합니다. 필요한 시뮬레이션의 상세도에 따라 디지털 논리 시뮬레이터나 아날로그 회로 시뮬레이터 중 하나가 사용됩니다. 이 단계에서 칩이나 블록을 “어떻게” 구현할지에 대한 방향이 구체화되기 시작합니다.
  • 물리 설계:이 단계에서는 실리콘 웨이퍼 위에 필요한 모든 회로 소자를 구현하는 상호 연결된 도형의 실제 레이아웃이 생성됩니다. 이 과정은 칩의 각 주요 기능이 배치될 위치와 설계의 주요 입력 및 출력 포트가 위치할 곳을 정의하는 칩 “플로어플랜”을 수립하는 것으로 시작됩니다. 더 작은 규모의 빌딩 블록을 설계하는 경우에는 이 단계를 생략할 수도 있습니다. 다음으로, 맞춤형 레이아웃 편집기를 사용하여 실리콘 웨이퍼 상에 회로를 형성할 실제 도형의 물리적 레이아웃을 구현합니다. 고급 레이아웃 편집기는 레이아웃이 설계의 전력 소비와 성능에 어떤 영향을 미치는지에 대해 설계자에게 실시간 피드백을 제공합니다.
  • 물리적 검증:이는 설계가 제조 단계로 넘어가기 전의 마지막 단계입니다. 이제 제조 공정이 설계에 미치는 모든 물리적 영향을 모델링할 수 있습니다. 배선으로 인한 추가 저항, 신호 크로스톡, 제조 공정 자체의 변동성 등은 이 단계에서 반드시 고려해야 할 여러 요소 중 일부입니다. 이러한 스트레스 조건 하에서도 회로가 여전히 정상적으로 작동할까요? 또한, 회로가 제조 가능하도록 실리콘 웨이퍼 위에 물리적으로 어떻게 배치되어야 하는지에 관한 수많은 설계 규칙이 있습니다. 이러한 설계 규칙들도 이 단계에서 점검됩니다. 이 과정이 완료되면 설계는 “사인오프(signoff)” 단계로 넘어가게 되는데, 이 단계에서는 필요한 모든 점검 항목이 올바르게 확인된 후 설계가 제조 단계로 넘겨지거나 후속 세미커스텀(semi-custom) 또는 ASIC 설계에 사용됩니다.

어떤 솔루션을 Synopsys 어떤 솔루션을 제공하나요?

Synopsys 커스텀 설계 플랫폼은견고한 커스텀 아날로그 설계의 개발을 가속화하는 통합 설계 및 검증 툴 모음입니다. Custom Compiler™ 커스텀 설계 환경을 기반으로 구축된 이 플랫폼은 업계 최고 수준의 회로 시뮬레이션 성능을 자랑하며, 빠르고 사용하기 쉬운 레이아웃 편집기는 물론, 기생 성분 추출, 신뢰성 분석 및 물리적 검증 분야에서 동급 최고의 기술을 갖추고 있습니다.

플랫폼 도구에는 다음이 포함됩니다:

  • Custom Compiler: 설계 입력, 시뮬레이션 관리 및 분석, 맞춤형 레이아웃 편집 기능을 제공합니다
  • IC Validator: 모든 공정 노드에서 고객의 생산성을 향상시켜 주는 포괄적이고 고성능의 사인오프 물리적 검증 솔루션
  • HSPICE: 정확한 온칩 시뮬레이션 및 실리콘-패키지-보드-백플레인 신호 무결성 에 이르는 시뮬레이션 및 분석을 위한 최고의 표준
  • StarRC: ~의 황금 기준 기생 성분 추출
  • SiliconSmart: 다음과 같은 디지털 사인오프 도구에 필요한 모델을 생성하기 위한 포괄적인 라이브러리 특성화 및 QA 기능 세트 PrimeTime

계속 읽기

Ask BETA This experience is in beta mode. Please double check responses for accuracy.

채팅 종료

이 창을 닫으면 채팅 기록이 삭제되고 세션이 종료됩니다. 정말로 이 채팅을 종료하시겠습니까?