電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
定義
在電子設計中，「突波」（glitch）指的是組合邏輯電路中不必要的訊號轉換，而「突波功耗」（毛刺功耗 ）則指由突波所消耗的電力。這些額外的切換活動可能導致動態功耗增加多達 40%。 突波的數量與系統單晶片（SoC）執行的運算次數成正比，因此對於人工智慧（AI）加速器而言，突波成為一個亟待解決的重要問題，因為其處理單元（tiles）會執行大量運算。由於突波可能引發潛在的電機械（EM）問題及電壓降（IR drop）問題（甚至在電力網中亦然），設計人員應透過設計、實作或工程變更（ECO）工具來抑制突波。
對於設計人員而言，要識別訊號波形異常並揭露其造成的額外功耗，必須特別關注單元延遲與線路延遲。當組合邏輯電路路徑內的訊號時序失衡，導致競態條件時，便會產生訊號波形異常。透過精確的延遲資訊，設計工具便能偵測這些異常，並量測因額外切換活動所造成的功耗。
由於在硬體上執行人工智慧演算法時會進行大量運算，毛刺功耗 已成為整體功耗方面的一項關鍵考量。毛刺功耗 可能佔總功耗高達 40%。此外，鑑於人工智慧硬體具有對稱且重複的架構，在設計週期的早期階段——理想情況下應在系統層級或 RTL 層級——確定最適合的微架構以應對突發干擾，至關重要。 降低高度複製的模組功耗，將在晶片層級帶來顯著的節能效益。 通常，毛刺功耗 的計算會安排在流程的非常後期，即當具備包含時序延遲的閘極層級模擬結果時才進行。此時已為時過晚，無法對微架構進行變更、在實作階段將毛刺功耗 納入功耗預算考量，或執行特定的工程變更 (ECOs) 來降低毛刺功耗 。因此，在設計週期的早期階段，就應具備毛刺功耗 分析解決方案，並搭配具備延遲感知與突波感知能力的向量生成技術，這一點至關重要。
毛刺功耗 是如何運作的？
若組合邏輯電路各路徑內的訊號時序不平衡，便會發生故障，進而引發競態條件。這會產生不必要的訊號轉換，導致額外的動態功耗（可能使動態功耗增加多達 40%）。
毛刺功耗 可透過具備時序感知功能的解決方案及功耗分析工具，在閘極層級進行測量。此外，現已有新技術可透過 RTL 或零延遲模擬來測量毛刺功耗 。
毛刺功耗 這是實作工具功率優化的一種成本函數。實作會利用 glitch 所產生的額外開關狀態，以做出更佳的決策，藉此抑制這些 glitch，或將其配置在能將其對 EMIR 的影響降至最低的位置。
該方案提供哪些解決方案？ 新思科技 提供哪些解決方案？
新思科技 提供端到端的 RTL 至閘極毛刺功耗 分析與優化解決方案。在 RTL 層級， PrimePower RTL 能針對各層級計算並彙整突波（glitch）數據，從而識別突波值較高的實例。該系統還能精確指出產生最高突波級別的 RTL 原始程式碼行，讓設計人員能進行「假設分析」，藉此降低突波（毛刺功耗 ）。此功能特別適用於人工智慧（AI）與機器學習（ML）硬體，因這些領域的運算量龐大，導致突波（毛刺功耗 ）數量較高。針對單一區塊（tile）優化突波（毛刺功耗 ），可在系統單晶片（SoC）層級帶來顯著的節能效益。
PrimePower 解決方案亦提供透過 RTL 模擬進行的延遲／突變感知向量生成功能。該產品可根據任何給定的網表（合成輸出、CTS 輸出、佈置佈線輸出等），從 RTL 模擬中生成帶有突變註解（IG 和 TG）的 SAIF，以及延遲感知型 SAIF。 該 SAIF 或 FSDB 可在實作階段（Fusion Compiler ）或工程變更（ECO）（PrimeClosure ）期間，用於進行考量突變的優化。
最後， PrimePower 閘極層級功耗分析與黃金功耗驗收可透過零延遲閘極層級模擬，或與 SPICE 功耗數值高度吻合的時序感知模擬，執行毛刺功耗 分析。
新思科技.ai：由人工智慧驅動的電子設計自動化（EDA）
透過我們這套先進的 AI 驅動解決方案套件，優化矽片性能、加速晶片設計，並提升整個 EDA 流程的效率。
繼續閱讀
