PCI Express(PCIe)란 무엇인가요?

PCIe는 고속 직렬 통신, 지점 간 연결, 스위치 기반 아키텍처 및 패킷 기반 프로토콜을 통합하고 있습니다. PCIe의 효율성은 링크 협상 및 트레이닝에 크게 좌우되므로, 동적 링크 활동을 캡처하고 관찰하는 것은 디버깅에 있어 필수적입니다. 네트워킹의 7계층 OSI 모델과 유사하게, PCIe는 계층형 아키텍처로 작동합니다(아래 그림 참조).

PCIe 계층형 아키텍처 분석

• 애플리케이션 계층(호스트 계층): 이는 엄밀히 말해 PCIe 사양의 범위에 속하지 않습니다. 이 계층은 이더넷 및 NVMe와 같은 프로토콜을 페이로드로 포함합니다. PCIe는 주로 데이터 전송 방식을 규정할 뿐, 페이로드의 내용을 구체적으로 명시하지는 않습니다.
• 트랜잭션 계층: 링크 상의 장치 구성을 담당합니다. 호스트 메모리와 장치 간의 메모리 전송을 지원하며, 메모리 읽기/쓰기 구성을 위한 명령을 포함합니다. 또한 메시지 및 오류 보고 메커니즘을 제공합니다.
  
• 데이터 링크 계층: 장치 간의 데이터 전송을 관리합니다. 패킷의 무결성을 보장하기 위해 흐름 제어 및 확인 응답 프로토콜을 포함하고 있습니다. 또한 저전력 상태로의 전환을 제어하며, 절전 의도를 물리 계층에 알립니다.
  
• 물리 계층: 두 가지로 나뉩니다:
  
  • 전기 서브블록: 아날로그 신호 전송에 필수적인 아날로그 소자들로 구성되어 있습니다 .
    
  • 논리 서브블록: 상태 머신을 사용하여 장치 간 통신을 제어하며 , 링크 트레이닝을 위한 정렬된 데이터 패턴과 트레이닝 시퀀스를 생성합니다.

두 장치가 통신할 때 PCIe 링크가 설정됩니다. 아래 그림에서 볼 수 있듯이, 양쪽 모두 송신기(TX)와 수신기(RX)를 갖추고 있습니다. 애플리케이션 계층은 이 링크를 통해 루트 컴플렉스/호스트와 엔드포인트 간의 데이터 전송을 처리합니다. 해당 장치 드라이버는 PCIe 트래픽을 생성하며, 이 트래픽은 트랜잭션 계층에서 데이터 링크 계층을 거쳐 물리 계층으로 이동한 후, 최종적으로 링크의 반대편으로 전달됩니다.

Hyperscale 데이터 센터 서비스 제공업체들은 더 빠른 인터페이스를 지원해야 하므로, PCIe는 NRZ를 사용하는 PCIe 5.0에서 PAM-4를 사용하는 PCIe 6.0으로 전환되었습니다. PAM-4 신호 방식을 사용하는 것은 매우 중요합니다. 왜냐하면 Non-Return to Zero(NRZ) 신호 방식은 삽입 손실이 단 몇 데시벨(dB)을 초과하는 손실성 채널에서는 32G를 넘는 데이터 전송 속도를 더 이상 지원할 수 없기 때문입니다. 자세한 내용은 PAM-4 다단계 신호 방식과 NRZ 대비 장단점에 관한 이 기사를 참조하십시오.

NRZ의 두 가지 전압 레벨과 비교할 때, PAM-4는 네 가지 전압 레벨을 가지며, 이로 인해 12개의 서로 다른 신호 전이(상승 6회, 하강 6회)가 발생하여 아래 그림과 같이 세 개의 서로 다른 아이 개구부가 형성됩니다. 각 아이 높이는 NRZ 아이 높이의 1/3에 불과하여, PAM-4의 신호 대 잡음비(SNR)가 9.5 dB 이상 저하되며, 이는 신호 품질에 영향을 미치고 고속 신호 전송에 추가적인 제약을 초래합니다. 수직 아이 개구부가 33% 줄어들면서 PAM-4에서 크로스톡 및 반사에 대한 신호의 내성이 감소하여 비트 오류율이 높아집니다.

PCI-SIG는 2022년에 PCIe 7.0 기술을 발표했으며, 2025년까지 전체 사양을 공개할 계획입니다. 이번 개발은 AI/ML, 1.6T/800G 이더넷 네트워킹, HPC, HPC 데이터 센터의 양자 컴퓨팅 등 데이터 집약적 애플리케이션과 시장의 막대한 대역폭 수요를 충족하기 위한 것입니다. PCIe 7.0은 가속기, 프로세서, NIC 및 기타 구성 요소 간에 저지연, 저전력, 고신뢰성 링크를 제공하여 고성능 컴퓨팅 환경을 위한 효율적인 연결성을 보장할 것입니다.

• 대역폭 확대: PCIe 7.0은 PCIe 6.0에 비해 대역폭이 두 배로 늘어났으며, 128 GT/s의 16개 레인을 통해 양방향으로 최대 512 GB/s의 속도를 달성합니다. 이러한 향상된 대역폭은 대량의 데이터를 빠르고 효율적으로 처리하는 데 필수적이며, 이는 AI 및 HPC 애플리케이션에 있어 매우 중요합니다.
• 낮은 지연 시간: 신호 전송 속도가 향상된 PCIe 7.0은 AI 알고리즘의 실시간 처리 및 반응성, 그리고 HPC의 고속 데이터 처리에 필수적인 지연 시간을 줄여줍니다.
• 호환성 및 확장성: PCIe 7.0은 이전 PCIe 세대와의 하위 호환성을 유지하여 기존 하드웨어와의 상호 운용성을 보장하는 동시에 향후 업그레이드를 위한 확장성을 제공합니다. 이는 새로운 기술을 기존 AI 및 HPC 인프라에 원활하게 통합하는 데 매우 중요합니다.
• 에너지 효율성: 성능이 향상되었음에도 불구하고, PCIe 7.0은 데이터 센터 및 대규모 컴퓨팅 시설에서 전반적인 운영 비용과 환경적 영향을 줄이는 데 필수적인 에너지 효율성을 유지하거나 개선하는 것을 목표로 합니다.
• 고급 기능: PCIe 7.0은 개선된 레인 마진링 기능, 강화된 오류 감지 및 보고 메커니즘, CXL과 같은 신기술 지원 등을 포함하여, 까다로운 애플리케이션에서 그 유용성을 한층 더 높여주는 새로운 기능과 최적화 사항을 도입합니다.
• 채널 도달 거리 및 신호 무결성 고려 사항: PCIe 7.0의 목표 채널 도달 거리는 PCIe 6.0과 동일하게 유지되며, 단일 연결 토폴로지에서 4인치~14인치의 시스템 배선 및 2인치~4인치의 AIC 배선이 적용되고, 패드 간 채널 손실은 최대 -36dB입니다. 루트 컴플렉스(Root Complex) 레퍼런스 패키지에서 삽입 손실과 반사 손실을 최소화하기 위해, 크로스톡을 최소화함으로써 커넥터 삽입 손실, 반사 손실, PCB 손실, 비아 삽입 및 반사 손실을 개선합니다.

세계 최초의 완전한 PCIe 7.0 IP 솔루션

Synopsys 는 업계 최초의 사전 검증 완료된 PCIe 7.0 IP 솔루션을 통해 이 기술 혁명의 선두에 서 있습니다. PHY, 컨트롤러, IDE 보안 모듈, 그리고 검증 IP 로 구성된 이 표준 기반 솔루션은 x16 구성에서 최대 512 GB/s의 양방향 보안 데이터 전송을 제공하여 데이터 병목 현상을 완화합니다. 20년 이상의 PCI Express 경험을 바탕으로, Synopsys 설계자들에게 차세대 HPC 및 AI SoC 개발을 조기에 시작할 수 있는 기회를 제공하여 양산까지의 과정을 가속화합니다.