EDA
System
IP
SolvNetPlus
Training & Education
정의
HBM3(High Bandwidth Memory 3)는 2022년 1월 JEDEC에서 발표한 3D 적층형 동기식 동적 랜덤 액세스 메모리(SDRAM)를 위한 메모리 표준(JESD238)으로, 이전 HBM2E 표준(JESD235D)에 비해 상당한 개선 사항을 제공합니다. 이러한 개선 사항에는 더 큰 용량 지원, 더 빠른 동작 속도, 뱅크 수 증가, 향상된 신뢰성·가용성·정비성(RAS) 기능, 저전력 인터페이스, 새로운 클럭 아키텍처 등이 포함됩니다. HBM3는 AI, 그래픽, 네트워킹은 물론 잠재적으로는 자동차 분야까지 아우르는 고성능 컴퓨팅(HPC) 애플리케이션에 큰 영향을 미칠 것으로 예상됩니다. HBM3 표준은 최대 32Gb의 밀도와 최대 16단 스택을 지원하는 장치를 가능하게 하여 총 64GB의 저장 용량을 제공하며, 이는 HBM2E에 비해 약 3배 증가한 수치입니다. 최대 속도 6.4Gbps를 자랑하는 HBM3는 3.6Gbps인 HBM2E의 최대 속도보다 거의 두 배 빠른 속도를 제공합니다.
HBM3는 어떻게 작동하나요?
HBM3(High Bandwidth Memory 3)는 분산 인터페이스를 통해 호스트 컴퓨팅 다이 과 긴밀하게 연동되는 최첨단 메모리 기술입니다. 이 인터페이스는 여러 개의 독립적인 채널로 나뉘며, 각 채널은 비동기적으로 작동할 수 있습니다. HBM3 DRAM 는 고속 성능과 에너지 효율성을 보장하기 위해 광폭 인터페이스 아키텍처를 활용합니다. 각 채널 인터페이스는 32비트 데이터 버스를 갖춘 두 개의 의사 채널을 특징으로 하며, 이 버스는 이중 데이터 전송률(DDR)로 작동합니다.
각 채널은 고유한 DRAM 뱅크 세트에 대한 액세스 권한을 제공합니다. 한 채널에서 전송된 데이터 요청은 다른 채널에 연결된 데이터에 접근할 수 없습니다. 채널은 독립적인 클럭으로 작동하며, 동기화될 필요가 없습니다.
HBM3의 장점
HBM3(High Bandwidth Memory 3)는 이전 세대인 HBM2E에 비해 상당한 개선을 이룬 첨단 메모리 기술입니다. 저장 용량, 속도 및 전력 효율성이 향상된 HBM3는 그래픽, 클라우드 컴퓨팅, 네트워킹, AI 분야는 물론, 향후 자동차 산업까지 혁신을 일으킬 것으로 기대됩니다. 다음은 HBM3의 주요 장점입니다:
저장 용량 확대
HBM3는 최대 32Gb의 밀도와 최대 16단 스택을 지원하여, 최대 64GB의 저장 용량을 제공합니다. 이는 HBM2E에 비해 거의 3배 증가한 수치로, 첨단 애플리케이션에 더 많은 메모리를 제공합니다.
더 빠른 데이터 전송 속도
최대 속도가 6.4 Gbps인 HBM3는 HBM2E(3.6 Gbps)보다 속도가 거의 두 배에 달합니다. 머지않아 시장에는 2세대 HBM3 장치가 등장할 것으로 보입니다. HBM2/2E, DDR5(6400 Mbps에서 8400 Mbps로 업그레이드됨), 그리고 최대 6400 Mbps에 그쳤다가 곧바로 8533 Mbps로 작동하는 LPDDR5X로 대체된 LPDDR5의 속도 발전 과정을 살펴보면 알 수 있습니다. 6.4 Gbps를 넘어서는 HBM3의 등장은 충분히 예상 가능한 일입니다.
전력 효율 향상
HBM2E는 주로 종단 처리가 없는 인터페이스라는 점 덕분에 이미 전송 비트당 에너지 소비량이 가장 낮은 수준이지만, HBM3는 HBM2E보다 이 부분을 대폭 개선했습니다. HBM3는 HBM2E의 코어 전압 1.2V에 비해 코어 전압을 1.1V로 낮췄습니다. 100mV의 코어 전압 인하 외에도, HBM3는 I/O 신호 전압을 HBM2E의 1.2V에서 400mV로 낮췄습니다.
향상된 채널 아키텍처
HBM3는 HBM DRAM의 전체 인터페이스 크기를 1024비트 데이터로 동일하게 유지했습니다. 하지만 이 1024비트 인터페이스는 이제 16개의 64비트 채널, 또는 더 중요하게는 32개의 32비트 의사 채널로 나뉘게 되었습니다. 의사 채널의 폭이 4바이트로 줄어들었기 때문에 메모리 액세스 버스트 길이는 8비트로 늘어났으며, 이를 통해 메모리 액세스의 패킷 크기는 32바이트를 유지하게 되었습니다. 의사 채널 수가 두 배로 늘어난 것은 HBM2E에 비해 성능이 향상된 것을 의미합니다. 데이터 전송 속도의 증가와 결합되어 HBM3는 HBM2E에 비해 상당한 성능 향상을 제공할 수 있습니다.
고급 RAS 기능
HBM3는 온다이 오류 정정 코드(ECC)를 포함하여 신뢰성, 가용성 및 유지보수성(RAS) 기능에 여러 가지 개선 사항을 도입했습니다. 또한 HBM3 DRAM 디바이스는 디바이스가 셀프 리프레시 모드에 있거나 호스트가 전체 뱅크 리프레시 명령을 발행할 때 오류 검사 및 스크럽(ECS) 기능을 지원합니다. ECS 작업 결과는 IEEE 표준 1500 테스트 액세스 포트(TAP)를 통해 ECC 투명성 레지스터에 접근함으로써 확인할 수 있습니다. HBM3 표준의 새로운 RAS 기능은 리프레시 관리(RFM) 또는 적응형 리프레시 관리(ARFM)를 지원합니다.
새로운 클럭킹 아키텍처
HBM3는 호스트에서 디바이스로 전송되는 기존 클럭 신호와 데이터 스트로브 신호를 분리함으로써 클럭 아키텍처를 변경합니다. 실제로 HBM3에서 WDQS 및 RDQS의 새로운 최대 속도는 3.2 GHz로, 최대 6.4 Gbps의 데이터 전송 속도를 지원하지만, 호스트에서 디바이스로 전송되는 CK의 최대 속도는 1.6 GHz에 불과합니다(데이터 채널이 6.4 Gbps로 작동하는 경우에도 마찬가지입니다). 클럭 신호를 스트로브 신호에서 분리함으로써 클럭 신호가 데이터 스트로브보다 훨씬 느린 속도로 작동할 수 있게 되었습니다. CA 클럭의 최대 속도가 1.6 GHz로 제한됨에 따라, CA 버스의 최대 정보 전송 속도는 이제 3.2 Gbps가 되었습니다. HBM2E는 3.6 Gbps의 CA 전송 속도를 요구하는 반면, HBM3는 3.2 Gbps의 명령 및 주소(CA) 전송 속도만 요구합니다.
고속 내부 클럭
새로운 HBM3 클럭 아키텍처를 통해 사용자는 HBM2E에서 HBM3로 마이그레이션할 때 저지연, 고성능 솔루션에 집중할 수 있습니다. HBM3에서 CA 버스의 최대 정의 주파수는 1.6 GHz이며, 데이터 스트로브는 3.2 GHz로 작동합니다. 이를 통해 사용자는 HBM3 컨트롤러와 PHY에 대해 DFI 1:1:2 주파수 비율을 구현할 수 있습니다. 이 경우 컨트롤러, DFI, PHY 및 메모리 클럭은 모두 1.6 GHz로 동작하는 반면, 스트로브 주파수는 3.2 GHz입니다. 이를 통해 설계자는 CA 인터페이스에 대해 DFI 1:1 주파수 비율을, 데이터에 대해서는 DFI 1:2 주파수 비율을 확보할 수 있으며, 이 모든 것이 지연 시간을 최소화합니다.
| 이점 | 상세 정보 |
| 저장 용량 확대 | 스택당 최대 64GB (32Gb × 16단) – HBM2E의 약 3배 |
| 더 빠른 데이터 전송 | 6.4 Gbps – HBM2E(3.6 Gbps)의 거의 2배; 향후 속도 향상 가능성 |
| 전력 효율 향상 | 코어 전압 1.1V, I/O 전압 400mV – HBM2E 대비 개선됨 |
| 향상된 채널 아키텍처 | 16개 채널, 32개 의사 채널; 성능 향상을 위한 버스트 길이 증가 |
| 고급 RAS 기능 | On-다이 , ECC, ECS, 적응형 리프레시(ARFM) |
| 새로운 클럭킹 아키텍처 | CK와 스트로브 분리; CK 1.6 GHz, 스트로브 3.2 GHz |
| 고속 내부 클럭 | 지연 시간 감소를 위한 DFI 1:1 (CA), DFI 1:2 (데이터) 주파수 비율 |
어떤 솔루션을 Synopsys 어떤 솔루션을 제공하나요?
Synopsys 그래픽, 클라우드 컴퓨팅, 네트워킹, AI, 자동차 등 다양한 애플리케이션에 적용 가능한 컨트롤러, PHY, 메모리 인터페이스( 검증 IP)를 포함한 완벽한 HBM3 IP 솔루션을 제공합니다. JEDEC의 적극적인 회원사로서, Synopsys 최신 메모리 표준의 개발 및 채택을 주도하며, SoC의 정확한 요구 사항을 충족하도록 맞춤화된 구성 가능한 메모리 인터페이스 IP 솔루션을 제공합니다.
| 해결책 | 설명 | 주요 특징 |
| HBM3 컨트롤러 IP | 전력, 지연 시간, 대역폭, 면적 측면에서 최적화되었으며, JEDEC HBM3 표준을 지원합니다. | 가상 채널 지원, APB v2.0 구성 레지스터 |
| HBM3 PHY IP | HPC, AI, 그래픽, 네트워킹용 물리적 인터페이스; 최대 7200 Mbps | 저전력, 마이크로 범프 어레이, 4가지 활성 상태 |
| HBM용 VC 검증 IP | HBM 설계를 위한 포괄적인 검증 솔루션 | 프로토콜/타이밍 검사, ECC, 공급업체 인증 |
Synopsys HBM3 컨트롤러 IP
Synopsys 의 HBM3 컨트롤러 IP는 전력, 지연 시간, 대역폭 및 면적 측면에서 최적화되어 있으며, JEDEC HBM3 표준을 지원합니다. 이 컨트롤러는 확장된 DFI 5.0 인터페이스를 통해 Synopsys 확장된 DFI 5.0 인터페이스를 통해 HBM3 PHY IP와 상호 운용되어 완벽한 메모리 인터페이스 솔루션을 구성합니다. 의사 채널 지원 및 유연한 구성 옵션을 갖춘 이 HBM3 컨트롤러는 메모리 대역폭을 향상시킵니다. 이 컨트롤러 IP에는 Arm AMBA APB v2.0 사양 인터페이스를 통해 액세스할 수 있는 소프트웨어 구성 레지스터가 포함되어 있습니다.
Synopsys HBM3 PHY IP
Synopsys 의 HBM3 PHY는 최대 7200 Mbps로 동작하는 고대역폭 HBM3 DRAM 인터페이스가 필요한 고성능 컴퓨팅(HPC), AI, 그래픽스 및 네트워킹 분야의 ASIC, ASSP, 시스템 온 칩(SoC) 애플리케이션용 완전한 물리 계층(PHY) IP 인터페이스 솔루션입니다. 이 Synopsys HBM3 PHY는 다른 어떤 오프칩 메모리 인터페이스와 비교해도 뛰어난 전력 효율성을 제공하며, 동적 주파수 스케일링을 가능하게 하는 최대 4개의 활성 작동 상태를 지원합니다. 면적을 최소화하기 위해 이 PHY는 최적화된 마이크로 범프 어레이를 활용합니다. 더 긴 채널 길이를 지원함으로써 성능에 영향을 주지 않으면서 SoC 상의 PHY 배치에 더 큰 유연성을 제공합니다. 이 PHY는 Synopsys HBM3 컨트롤러 IP 및 HBM3 메모리 모델 VIP와 결합될 때 완벽한 HBM3 인터페이스 솔루션을 제공합니다.
HBM용 VC 검증 IP
HBM용Synopsys VC( 검증 IP )는 포괄적인 프로토콜, 방법론, 검증 및 생산성 기능을 제공하여, 사용자가 HBM 기반 설계를 신속하게 검증할 수 있도록 지원합니다. Synopsys 이 솔루션은 JEDEC, ONFi, SD 및 SPI와 같은 표준화 기구에서 최근 승인되거나 초안으로 발표된 사양을 지원하는 포괄적인 DRAM 및 플래시 메모리 VIP 세트를 제공합니다. Synopsys’ VIP 팀은 선도적인 메모리 벤더들과 긴밀히 협력하여, 해당 벤더들이 제조한 부품과의 100% 호환성을 보장합니다. certify Synopsys certify 메모리 VIP는 메모리 컨트롤러 및 PHY IP 설계 팀이 런타임 및 무작위 JEDEC 및 벤더 부품 선택, 프로토콜 및 타이밍 점검, 기능 커버리지를 활용한 검증 사인오프에 사용됩니다. 선도적인 메모리 벤더, SoC 시장 선도 기업 및 업계 최고의 IP 팀과의 조기 도입 및 협력을 통해 Synopsys Memory VIP의 품질을 보장합니다.
계속 읽기
소개 Synopsys Long-Horizon AgentEngineer™ 솔루션 및 Autopilot™ 플랫폼: 자율 엔지니어링 실리콘에서 시스템까지
