설계 계획 란 무엇인가요?

설계 계획 에 대해 만능의 접근 방식은 존재하지 않습니다. 모든 설계, 심지어 설계의 각 수정 단계마다 설계 계획 도구 모음의 다양한 측면을 활용해야 할 가능성이 있습니다. 이 도구 모음은 그 범위가 포괄적일 뿐만 아니라, 그 안에 포함된 각 도구가 최적의 결과를 일관되게 도출할 수 있어야 합니다. 이 도구 모음에 포함된 유용한 속성으로는 다음이 있습니다:

• 가장 대규모의 설계도 최적화하면서도 원활하게 처리할 수 있는 역량
• 이를 효율적으로 수행하는 동시에, 무엇보다도 최고의 (QoR)을 제공하는 속도
• 어떤 디자인 스타일도 가장 효율적인 방식으로 구현할 수 있게 해주는 선도적인 방법론

도구가 사용자가 정의한 모든 논리적 계층 구조와 의도된 관련 물리적 계층 구조를 종합적으로 파악할 수 있다면, QoR은 항상 향상될 것입니다. 계획 흐름의 관련 단계에서 이러한 정보를 확보할 수 있도록 함으로써, 설계가 궁극적으로 수렴되도록 보장할 수 있습니다.

Synopsys IC Compiler™ II는 이를 기반으로 구축된 애플리케이션이 데이터에 빠르게 접근할 수 있도록 하는 데이터 모델을 제공합니다. 이 모델은 비효율적인 추상화를 강요하지 않으면서도 구현 및 최적화 도구의 처리 능력을 크게 향상시킵니다. 라이브러리와 설계 데이터가 단일 데이터 구조로 통합되어 중복을 제거함으로써, 기본 데이터의 간결한 표현을 제공합니다.

Synopsys IC Compiler II는 넷리스트 처리 과정에서 논리적 계층 구조의 개요 모델을 자동적이고 지능적으로 생성합니다. 사용자는 메모리 요구량을 대폭 줄이면서도 정확하고 신속한 최상위 수준의 탐색 및 계획 수립이 가능합니다. 모든 논리적 계층 구조가 유지되므로 설계를 평면화하거나 수동으로 고유화할 필요가 없어, 기존에 잘 정립된 테스트 방법론을 계속 활용할 수 있을 뿐만 아니라 사용자가 복잡한 계층 구조 관리에서 해방됩니다. 이 대용량 방법론은 실행 시간과 메모리 사용량을 최소화하면서 설계 탐색을 위한 확장성을 제공합니다.

설계 계획 과정에서의 처리 시간(TAT)은 단순히 툴 최적화 그 이상입니다. 모든 요소를 통합했을 때 정상적으로 작동하는 설계에 도달하기 위해서는 이해하고 관리해야 할 수많은 측면이 있습니다. 설계 계획 최적의 플로어플랜을 도출하기 위해서는 다양한 작업에 대한 지식이 필요합니다.