Butterfly PUF란 무엇인가요?

Butterfly PUF 개념은 FPGA 시작 단계에서 SRAM 셀의 동작을 모방하는 구조입니다. 버터플라이 PUF의 핵심은 교차 결합된 쌍안정 회로로, 가능한 안정 상태 중 하나로 안정화되기 전에 불안정한 상태로 전환될 수 있습니다. 다음은 그 작동 원리에 대한 상세한 설명입니다:

1. 초기화: Butterfly PUF 회로는 출력이 교차 결합된 두 개의 래치로 구성됩니다. 여기 신호가 ‘High’로 설정되면 회로는 불안정한 동작점으로 이동하며, 이때 두 래치의 입력과 출력에는 서로 반대되는 신호가 나타납니다.
2. 안정화: 몇 클럭 사이클이 지난 후 , 구동 신호가 로우(low)로 설정되어 회로가 출력 신호에서 0 또는 1 중 하나의 가능한 안정 상태로 안정화됩니다. 최종 안정 상태는 연결 배선의 지연 시간 차이에 의해 결정되며, 이 배선들은 FPGA 매트릭스 상의 대칭 경로를 사용하여 설계됩니다. 이러한 차이는 전적으로 집적 회로의 고유한 물리적 특성에 기인하며, 소자마다 그리고 FPGA 상의 위치에 따라 달라집니다. 시간이 지남에 따라 그리고 넓은 온도 범위에서 동일한 FPGA, 래치 위치 및 배선 자원을 사용하면 동일한 안정 상태가 생성되는 경향이 있어 신뢰성이 향상됩니다.
3. 실리콘 지문: 다양한 버터플라이 셀에서 도출된 안정화된 값들은 각 칩마다 고유한, 매우 무작위적이면서도 재현성이 높은 패턴을 형성합니다.
4. Butterfly PUF 키: 실리콘 지문은 보안 하위 시스템의 기반을 이루는 비밀 키로 변환됩니다. 지문을 암호 키로 변환하는 데 필요한 처리 과정은 다음과 같습니다:
   • 오류 정정: 신뢰성을 보장하기 위해 , 전원 켜짐 패턴에서 발생할 수 있는 불일치를 처리하기 위한 오류 정정 메커니즘이 적용됩니다. 이를 통해 SRAM의 전원이 켜질 때마다 암호화 키를 정확하게 재현할 수 있습니다.
   • 개인정보 증폭: 무작위성을 보장하기 위해 , 전원 켜짐 패턴에 나타날 수 있는 비무작위성이나 편향을 처리하기 위한 개인정보 증폭 메커니즘이 사용됩니다. 이를 통해 암호 키가 완전히 예측 불가능하도록 보장합니다.