EDA
System
IP
SolvNetPlus
Training & Education
정의
Butterfly PUF(Butterfly Physical Unclonable Function)는 FPGA(Field Programmable Gate Array)에 사용되는 첨단 보안 기술입니다. 이 기술은 집적 회로의 고유한 물리적 특성을 활용하여 하드웨어 설계를 보호하는 독창적인 방법을 제공합니다. Butterfly PUF는 침입형 공격을 비롯한 다양한 유형의 공격에 대해 강력한 방어 솔루션을 제공하므로, FPGA IP 공급업체들에게 특히 중요한 의미를 지닙니다.
FPGA는 프로그래밍 비트스트림을 칩 외부의 비휘발성 메모리(NVM)에 저장해야 하는 경우가 많아, 공격에 취약할 수 있습니다. NVM/퓨즈를 기반으로 하는 기존의 암호화 솔루션은 공격 과정에서 비밀 키가 노출될 경우 보안이 침해될 수 있습니다. Butterfly PUF는 휘발성이며 필요할 때만 도출되는 암호화 키를 생성함으로써 이러한 취약점을 해결하며, NVM에 키를 저장할 필요가 없게 합니다. 이를 통해 칩의 전원이 꺼졌을 때 공격자가 악용할 수 있는 키가 전혀 남아 있지 않도록 보장합니다.
Butterfly PUF는 어떻게 작동하나요?
Butterfly PUF 개념은 FPGA 시작 단계에서 SRAM 셀의 동작을 모방하는 구조입니다. Butterfly PUF의 핵심은 교차 결합된 쌍안정 회로로, 가능한 안정 상태 중 하나로 안정화되기 전에 불안정한 상태로 전환될 수 있습니다. 다음은 그 작동 원리에 대한 상세한 설명입니다:
- 초기화: Butterfly PUF 회로는 출력이 교차 결합된 두 개의 래치로 구성됩니다. 여자(excite) 신호가 ‘High’로 설정되면 회로는 불안정한 동작점으로 이동하며, 이때 두 래치의 입력과 출력에는 서로 반대되는 신호가 나타납니다.
- 안정화: 몇 클록 사이클 후, 여자(excite) 신호가 Low로 설정되어 회로가 출력 신호에서 0 또는 1이라는 두 가지 안정 상태 중 하나로 안정화됩니다. 최종 안정 상태는 FPGA 매트릭스상에서 대칭 경로로 설계된 연결 배선의 미세한 지연 차이에 의해 결정됩니다. 이 편차는 집적 회로의 고유한 물리적 특성에만 기반하며, 장치마다 그리고 FPGA 내 위치에 따라 다릅니다. 시간이 지나고 넓은 온도 범위에서도 동일한 FPGA, 래치 위치, 라우팅 리소스는 동일한 안정 상태를 생성하는 경향이 있어 신뢰성이 향상됩니다.
- 실리콘 지문: 다양한 Butterfly 셀에서 추출된 안정화된 값들은 각 칩에 고유한, 매우 무작위적이면서도 재현 가능한 패턴을 형성합니다.
- Butterfly PUF 키: 실리콘 지문은 보안 서브시스템의 기반을 형성하는 비밀 키로 변환됩니다. 지문을 암호화 키로 변환하는 데 필요한 처리 과정은 다음과 같습니다.
- 오류 정정: 신뢰성을 보장하기 위해 오류 정정 메커니즘을 사용하여 전원 투입 패턴의 불일치를 처리합니다. 이를 통해 SRAM에 전원이 켜질 때마다 암호화 키를 정확하게 재현할 수 있습니다.
- 프라이버시 증폭: 무작위성을 보장하기 위해 프라이버시 증폭 메커니즘을 사용하여 전원 투입 패턴의 비무작위성이나 편향을 처리합니다. 이를 통해 암호화 키가 완전히 예측 불가능하도록 보장합니다.
Butterfly PUF의 장점은 무엇인가요?
Butterfly PUF는 특히 FPGA 설계의 보안성과 신뢰성을 강화하는 데 있어 몇 가지 중요한 장점을 제공합니다. 주요 이점은 다음과 같습니다:
- 향상된 보안: Butterfly PUF는 휘발성 암호화 키를 생성하며 필요할 때만 도출되므로 비휘발성 메모리에 어떠한 키도 저장되지 않습니다. 이를 통해 침투형 공격에 대한 강력한 보안성을 제공합니다.
- 고유 식별: 각 Butterfly PUF는 집적 회로의 고유한 물리적 특성 덕분에 저마다 독특하며, 장치 식별을 위한 강력한 방법을 제공합니다.
- 신뢰성: Butterfly PUF의 안정된 상태는 시간이 지나도 변하지 않으며 다양한 온도 범위에서도 일관성을 유지하여 신뢰할 수 있는 성능을 보장합니다.
- 초기화되지 않은 SRAM이 필요 없음: SRAM PUF와 달리, Butterfly PUF는 초기화되지 않은 SRAM이 필요하지 않으므로 다양한 FPGA 제품군에 걸쳐 적용 범위가 넓어집니다.
- 효율적인 구현: Butterfly PUF는 다양한 FPGA 제품군에서 구현할 수 있어, 여러 응용 분야에 걸쳐 다목적으로 활용 가능한 솔루션입니다.
초기 단계부터 시작하는 실리콘 보안 – 장기적인 회복탄력성을 위한 모듈형 IP 솔루션
대두되는 위험에 대응할 수 있는 신뢰성 높고 컴플라이언스를 준수하며 회복탄력성을 갖춘 칩을 구축하기 위한 실행 가능한 인사이트와 전략을 확인해 보세요.
Butterfly PUF와 Synopsys
Synopsys는 항공우주 계약업체 및 정부 기관의 엄격한 보안 및 신뢰성 요구사항을 충족하도록 설계된 FPGA용 PUF 제품 개발을 선도해 왔습니다. 당사의 Butterfly PUF 솔루션은 하드웨어 설계에 강력한 보호 기능을 제공하여 민감한 IP가 다양한 형태의 공격으로부터 안전하게 보호되도록 합니다.
Synopsys는 Butterfly PUF의 고유한 특성을 활용하여 FPGA IP 공급업체에 설계를 보호할 수 있는 안정적이고 안전한 방법을 제공합니다. 당사의 솔루션은 가장 까다로운 보안 과제를 견뎌낼 수 있도록 구축되어 고객에게 완벽한 안정감을 제공합니다.
관련 리소스:
Synopsys PUF IP 살펴보기
Synopsys는 물리적 복제 방지(PUF) 기술 기반의 임베디드 시스템용 보안 IP 분야의 세계적인 선도 공급업체입니다.
관련 리소스
최신 블로그
세계 최초: Synopsys MACsec IP, 자동차 및 물리적 AI 보안 부문 ISO/PAS 8800 인증 획득
Arm 및 Synopsys: 통합된 9단계 “실리콘-투-시스템(Silicon-to-System)” 칩 설계 흐름 제공
