EDA
System
IP
SolvNetPlus
Training & Education
정의
전자 설계에서 ‘글리치(glitch)’는 조합 논리 회로에서 발생하는 불필요한 신호 전이를 의미하며, ‘글리치 전력( 글리치 전력 )’은 글리치로 인해 소비되는 전력을 가리킵니다. 이러한 불필요한 스위칭 활동은 동적 전력 소비를 최대 40%까지 증가시킬 수 있습니다. 글리치의 양은 SoC가 실행하는 연산 횟수에 비례하므로, 타일이 수많은 연산을 수행하는 인공지능(AI) 가속기의 경우 글리치를 해결해야 할 중요한 문제로 대두됩니다. 글리치는 잠재적인 전기-기계적(EM) 문제 및 IR 드롭 문제(심지어 전력망에서도)를 유발할 수 있으므로, 설계자가 직접 억제하거나 구현 또는 ECO 도구를 통해 억제해야 합니다.
설계자의 경우, 글리치를 식별하고 이로 인해 추가로 소비되는 전력을 파악하려면 셀 지연 및 배선 지연에 특별한 주의를 기울여야 합니다. 글리치는 조합 논리 회로의 경로 내 신호 타이밍이 불균형하여 경합 상태가 발생할 때 나타납니다. 정확한 지연 정보를 바탕으로 도구는 이러한 글리치를 포착하고, 추가적인 스위칭 활동으로 인해 발생하는 전력 소비량을 측정할 수 있습니다.
AI 알고리즘을 하드웨어에서 실행할 때 수행되는 연산 횟수가 방대하기 때문에, 글리치 전력 는 전체 전력 소비 측면에서 매우 중요한 고려 사항이 되었습니다. 글리치 전력 는 전체 전력의 최대 40%를 차지할 수 있습니다. 또한, AI 하드웨어의 대칭적이고 복제된 아키텍처 특성으로 인해, 설계 주기의 초기 단계, 가급적이면 시스템 수준이나 RTL 수준에서 글리치(glitch)를 해결하기 위한 최적의 마이크로 아키텍처를 파악하는 것이 매우 중요합니다. 복제 횟수가 많은 타일의 전력을 줄이면 칩 수준에서 상당한 에너지 절감 효과를 얻을 수 있습니다. 일반적으로 게이트 레벨 전력 분석( 글리치 전력 )은 타이밍 지연이 반영된 게이트 레벨 시뮬레이션이 가능한 설계 흐름의 매우 후반 단계에서 수행됩니다. 이 시점에서는 마이크로 아키텍처를 변경하거나, 구현 단계에서 전력 예산의 일환으로 타이밍 지연( 글리치 전력 )을 고려하거나, 타이밍 지연( 글리치 전력)을 줄이기 위한 구체적인 ECO(엔지니어링 변경)를 수행하기에는 너무 늦습니다. 따라서 설계 주기의 초기 단계에서 지연 및 글리치를 고려한 벡터 생성(delay-aware and glitch-aware vector generation)과 함께 타이밍 지연 및 글리치 분석( 글리치 전력 ) 솔루션을 마련하는 것이 중요합니다.
글리치 전력 는 어떻게 작동하나요?
조합 논리 회로의 경로 내 신호 타이밍이 불균형하여 경합 상태가 발생하면 글리치가 발생합니다. 이로 인해 원치 않는 신호 전이가 발생하고, 결과적으로 추가적인 동적 전력이 소모됩니다(최대 40%까지 동적 전력이 증가할 수 있음).
글리치 전력 타이밍을 고려한 솔루션과 전력 분석 도구를 사용하여 게이트 수준에서 측정할 수 있습니다. 또한 RTL 또는 0 지연 시뮬레이션을 통해 게이트-투-게이트 전압( 글리치 전력 )을 측정할 수 있는 새로운 기술도 이용 가능합니다.
글리치 전력 이는 구현 도구의 전력 최적화에 대한 비용 함수입니다. 구현 과정에서는 글리치에 의해 생성된 추가 토글을 활용하여, 이러한 글리치를 억제하거나 EMIR에 미치는 영향을 최소화할 수 있는 위치에 배치하는 등 더 나은 결정을 내립니다.
어떤 솔루션을 Synopsys 어떤 솔루션을 제공하나요?
Synopsys 엔드투엔드 RTL-to-gate 글리치 전력 분석 및 최적화 솔루션을 제공합니다. RTL 단계에서, PrimePower RTL은 계층별 글리치(glitch)를 계산하고 보고하여 글리치가 높은 인스턴스를 식별할 수 있습니다. 또한 가장 높은 수준의 글리치를 발생시키는 RTL 소스 코드 라인을 정확히 지목해 주므로, 설계자는 “만약에(what if?)” 분석을 수행하여 글리치-인-사이클( 글리치 전력)을 줄일 수 있습니다. 이는 연산 횟수가 많아 글리치-인-사이클( 글리치 전력 )이 많은 AI 및 ML 하드웨어에 매우 적합합니다. 타일(tile)의 글리치-인-사이클( 글리치 전력 )을 최적화하면 SoC 수준에서 상당한 전력 절감 효과를 얻을 수 있습니다.
PrimePower 솔루션은또한 RTL 시뮬레이션을 활용한 지연/글리치 감지 벡터 생성 기능을 제공합니다. 이 제품은 주어진 넷리스트(합성 출력, CTS 출력, 배치 및 라우팅 출력 등)에 대한 RTL 시뮬레이션을 통해 글리치 주석(IG 및 TG)이 포함된 SAIF와 지연 감지 SAIF를 생성할 수 있습니다. 이 SAIF 또는 FSDB는 구현 단계(Fusion Compiler)나 ECO(PrimeClosure) 과정에서 글리치 고려 최적화를 수행하는 데 사용할 수 있습니다.
마지막으로, PrimePower 게이트 레벨 전력 분석 및 골든 파워 사인오프는 0 지연 게이트 레벨 시뮬레이션이나 SPICE 전력 수치와 밀접하게 연관된 타이밍 인식 시뮬레이션을 사용하여 글리치 전력 (P-SPICE) 분석을 수행할 수 있습니다.
Synopsys.ai: AI 기반 EDA
당사의 첨단 AI 기반 솔루션 제품군을 통해 실리콘 성능을 최적화하고, 칩 설계를 가속화하며, 전체 EDA 워크플로우 전반에 걸쳐 효율성을 향상시키십시오.
계속 읽기
AgentEngineer™ Solutions와의 Synopsys AgentEngineer™ 솔루션 및 Synopsys Autopilot™ 플랫폼
소개 Synopsys Long-Horizon AgentEngineer™ 솔루션 및 Autopilot™ 플랫폼: 자율 엔지니어링 실리콘에서 시스템까지
