本セッションでは、従来のミックスド・シグナル設計/検証フローが今日のデザインで直面する問題点を考察します。そして、ミックスド・シグナルのインプリメンテーション、レイアウトおよびシミュレーションの分野でシノプシスがご提供する実践的ソリューションをご説明します。

今日の最先端の半導体開発現場では、プロセスの進化に伴うミックスド・シグナル・デザインの大規模化/複雑化に加え、低消費電力設計への要求により、検証はますます複雑なものになっています。本セッションでは、そのような検証環境を改善するソリューションとして、業界最高水準の性能/容量を兼ね備えたCustomSimとVCSを使用したVCS AMS手法をご紹介するとともに、最近、機能強化されたUPF(Unified Power Format)を使用したローパワー検証、シミュレーションの効率化改善が行えるSave & Restore機能についてご説明します。

特定のEDAツールに依存しないツール間共同利用を可能にしたiPDKは、近年の業界内の統合や各社設計フローの機能充実に伴い、急速に需要が高まってきました。シノプシスのCustom Designer / Laker環境においても、一部のプロセスやユーザーを対象とした問題解決策から、より幅広いユーザーに向けた設計フローの主要な選択肢へと発展してきました。主要ファウンドリ各社におけるラインアップも拡充し、今では先端プロセスの過半数でiPDKがサポートされています。一方、iPDK開発に目を向けると、自動化ツールを含む開発環境の導入・展開が新規参画の敷居を下げ、iPDK拡充に大きく寄与していることが分かります。 本セッションでは、iPDKの機能、トレンドから開発環境、シノプシスにおける開発サポートまで、最新の状況を余すところなくお伝えします。

近年のプロセス微細化、SoCの大規模/高機能化/IPの多様化によってインプリメンテーション時に考慮すべき項目が多岐に渡り設計期間が増大傾向にあります。設計時の代表的なボトルネックであるAnalog Mixed Signal設計の効率化のために、東芝ではICC-CD link機能を利用したアナログ特殊配線、等長配線、シールド配線等の設計を開始し、設計効率化を実現しています。弊社ではGalaxyプラットフォームを有効利用したデザインキット"OrionDK"を開発しており、ICCとCustom Designerの協調設計環境をサポートしています。本発表では、"OrionDK"上に構築したICC-CD link機能利用によるAnalog Mixed Signal設計工数削減事例と、今後の課題を合わせてご紹介します。

富士通VLSIでは、西日本のFSL顧客や韓国顧客むけのASICの他、画像処理ASSPの品種設計・サポートを行っています。私はチップインプリを担当しており、40nm/28nmといったいわゆる先端テクノロジのチップインプリを行っています。40nm/28nmのチップインプリの難易度は上がっており、Area/Power/Performanceの他、開発工数も大きな課題となっています。今回、厳しいskew制約があるDDR-PHYとDDR-I/O間の配線をシノプシスのGalaxy Custom Router(GCR)を用いて工数削減(15人日を1人日)を実現しました。その事例を報告するとともに、GCRの最新の機能や更なる工数削減に向けて期待している機能改善についてご説明します。

近年のMCU製品の多機能化に伴い、搭載されるハードIPの種類、数も増加しています。そのため、それらのハードIPのアナログ信号の配線工数増大が問題となってきました。今回Galaxy Custom DesignerのICCとの親和性、シールド配線機能等に着目し、これを最新のMCU製品のハードIP部のアナログ信号のマニュアル配線に使用し、工数の削減を実現しました。 本セッションではこれらの製品への適用事例についてご紹介します。

ルネサスでは、MCU/SoC設計に寄生素子抽出ツールStarRCを適用し、電源/EM検証をはじめとするポスト・レイアウト検証を効率的に行うことにより設計品質を向上してきました。今回、シノプシス社の協力のもと、StarRCにレイアウト検証Hercules、抵抗計算CustomSim/SPRES、カスタム・インプリメンテーションCustom Designerを組み合わせ、IPからチップレベルに至る電源配線の均一性検証や、電源PADからESD保護素子までのインピーダンス・チェックを効率的に行うツールHSSCを開発しました。 本セッションでは、HSSCの構成、および適用事例とともに、HSSCの中核となるStarRCについて、モデリング、精度、および当社からの要望をご紹介します。

高速インターフェイスは、コンピューティング、ネットワーク、モバイルおよび記録メディアの多様化と高速化に伴い、データ伝送を担う中核的IPとしてその重要性がますます高まっています。本セッションでは、弊社の高速インターフェイス・ソリューションのご紹介およびシノプシス社の高速SPICEシミュレータであるFineSimSPICEを用いて行った、送受信回路や伝送線路を含むSerDesのシグナルインテグリティ設計検証事例をご紹介します。また、アナログ・ミックスドシグナル回路のデバッグ環境であるCustomExplorer Ultraを用いた検証フローのカスタム化と効率化についてもご紹介します。

高精細モバイル・ディスプレイ向けパネル内インターフェイス、Cool Pepper®の開発におけるHSPICE活用事例をご紹介します。Cool Pepperは送信側と受信側がハンド・シェイクすることにより伝送特性の最適化を行う特徴を備えた弊社が開発した高速インターフェイスです。この開発にあたって、スタートアップの会社ということもあり、既存の設計資産ゼロ、非常にタイトなスケジュールという制約の中、唯一の設計ツール HSPICEをどのように用いて方式検討からトランジスタレベルの設計まで行い、実機での動作確認まで至ったかをご説明します。 前半はビヘイビアモデル・ベースのアーキテクチャ検討と回路構成検討、後半はトランジスタレベルの設計におけるPhase Locked Loopのジッター改善に関して、使用したHSPICEの機能などを極力網羅的に取り上げます。