近年、スマートフォン、カメラ、カムコーダー、自動車、セキュリティ関連といった多くの機器に、動画や画像処理を行うハードウェアが内蔵されるようになっています。このような機器の開発サイクルはとても短く、アルゴリズム(多くの場合C/C++で記述)からハードウェアを生成する期間を短縮するには高い生産性が要求されます。High-Level Synthesis(HLS)は、アルゴリズム記述から高品質RTLを生成することで、その生産性を従来手法に比べ5～10倍引き上げます。本セッションでは、シノプシスのSynphony C Compiler(SCC)HLSソリューションの概要をご説明するとともに、SCCのC++ image processing libraryを用いて短時間で実現する高品質画像処理ブロック開発例をご紹介します。

マルチコアCPUやGPUを搭載したSoCの普及によって、複雑化したソフトウェアも含めたシステム・バリデーションが大きな課題となり、市場投入までの時間短縮を実現するには、HW/SWの並行開発が必須となってきました。早期ソフトウェア開発とシステム・バリデーションを実現する主要テクノロジとしてハードウェア・プロトタイピングが生まれる一方で、プロトタイプ自体の開発が課題となっています。全世界400社以上から収集した調査データを使って、フィジカル・プロトタイプの利用者が抱える課題を検証し、それらの生産性向上の障壁を打破するために開発したシノプシスの戦略をご説明します。また、実用的なプロトタイプを短期間で作成し、最高のシステム・パフォーマンスを具現化し、デバッグのための強力なRTL可視化機能を実現するシノプシスの最新ハードウェア・プロトタイピング・テクノロジと今後のロードマップをご紹介します。さらに、IPバリデーションの短期化によって、いかにソフトウェア開発期間を短縮でき、システム・バリデーションの工数を削減できるかについてもご説明します。

GPU IPは、ますます大きく複雑になり、コンフィギュアビリティも高度化しています。潜在的なエンド・ユーザーの幅広い要件に対応するため、各GPUファミリーには多様な派生品が生まれ、マルチコアの組み合わせも多様化しています。その結果、ソフトウェア開発と最終アプリケーションを統合したシステム・バリデーションを短期間で完了するためには、こうしたGPUと同等の高いコンフィギュアビリティを持ち、かつ柔軟性も高いFPGAベースのプロトタイピング・ソリューションが必要となります。また、これらのハードウェア・プロトタイピング・システムは、基本プロトタイプの作成だけでなく、継続的な開発ニーズに合わせて別の種類のGPUに対応した再コンフィギュレーションも可能にする、高度なデザイン分割・実装自動化ソリューションも備えていなければなりません。
本セッションでは、直近リリースしたProtoCompilerがご提供する分割・実装自動化とデバッグ機能をご紹介します。柔軟なHAPSプロトタイピング・システムとProtoCompilerを組み合わせることで、高機能GPU IPと最終アプリケーションの実装を担当しているGPU開発者に求められているニーズに対応できるようになります。ProtoCompiler によって、GPUの初期実装やRTL変更に応じた再実装をいかに迅速に達成できるかご確認ください。さらに、HAPSの高速なピン・マルチプレクシング機能を活用して最高のシステム・パフォーマンスを実現するProtoCompilerのオプション機能によって可能となる、異なるGPUコンフィギュレーションへのスムーズな移行についてもご説明します。

シノプシスが提供するVDK for ARM® Cortex™とHAPSを用いてハイブリッド・プロトタイプを構築するための考え方とポイントを実運用ケースに沿ってご紹介します。セッション前半はVDK for ARM Cortexの特長ならびにハイブリッド・プロトタイプの構築方法と検証フローについてご紹介します。後半は、業界最高水準の容量とデバッグ性を備えたHAPSをご紹介し、ハイブリッド・プロトタイピングの適用例として、画像系のモジュールの効率的な実装/デバッグ方法についてご説明します。

本セッションは2つのテーマで構成されています。一つ目は、DesignWare IP(USB、GMAC)用の仮想環境を構築した事例です。シノプシス社より提供されているDesignWare TLMライブラリにより、機能等価性を保った仮想環境を容易に構築できました。さらにReal-world IOにより、実世界とインターフェイスできる環境にてソフトウェアの開発ができました。 二つ目のテーマはPlatform Architect(PA)を利用したNICのバス設計事例です。初めてのNICの設計でしたが、内部ノードを観測できるPAの特長により、QoS制御を適用し、狙いの帯域とレイテンシーを実現したバス構成を得ることができました。また、汎用バスマスター(GFRBM)のシナリオ生成ツールを作成し作業を効率化しました。

Virtualizerを用いて実現するバーチャル・プロトタイプの概要と、ルネサス社ならびにフリースケール・セミコンダクター社との協業により開発した最先端MCUの仮想モデルについてご紹介します。また、これらの仮想MCUモデルを用いた仮想車載ネットワークのシミュレーションと、デザインフローへの組込みについても、実例を用いてご説明します。セッション後半は、バーチャル・プロトタイプのスクリプト機能を用いて、どのようにソフトウェアの設計/検証フローを構築できるかご説明し、さらにソフトウェアの段階的な検証へのハードウェア動作の影響を分離し、統合検証における問題を効果的に解析していくためのスクリプト利用に関するユースケースもご紹介します。

システム設計仕様を検討している段階で、パフォーマンスや消費電力の見積もり、電力コントロール戦略を立てることは非常に困難な課題です。多くの場合、システム・パフォーマンス、消費電力見積りはデータシートを参照しながら、スプレッド・シートを用いて計算した結果に基づく見積もり方法が採用されています。しかし、このような方法ではシステムのユースケースを適切に反映することが難しく、性能目標も適切な設定かどうか確信のないまま設計に取り掛からなければいけないケースも少なくありません。このセッションでは、マイクロ・サーバーSoCアーキテクチャ開発を、SoCアーキテクチャ検討、パフォーマンス、電力コントロール戦略をシミュレーションした結果に基づき考える手法をご紹介します。

近年の自動車は、快適性、安全性、効率追求のため、従来の機械的なシステムから高性能計算プラットフォームへと急激な変貌を続けています。電子システムやソフトウェアは増加の一途をたどり、ISO26262のような機能安全標準の出現や、市場における競争の激化の中、自動車における故障のインパクトを定量的に検証することがますます困難になっています。自動車で使われるソフトウェアの総開発コストの推定75%以上がテストのために使われ、ハードウェアが利用可能になって初めてソフトウェア検証ができるという古典的パラダイムは、あまりにもコスト高でハイリスクとなっています。本セッションでは、X-in-the-loop型の開発手法の１形態として、仮想ハードウェアを用いたシミュレーション・ベースの最新手法についてご紹介します。