基于事务的仿真

您可借助 ZeBu 以极高的速度仿真和调试设计。基于事务的仿真 (TBE) 提供了虚拟测试环境,使您无需连接物理器件验证 SoC 设计和外界环境之间的交互,即可验证自己的设计。为了快速实施您的虚拟验证环境,Synopsys 提供了大量的协议级处理器和虚拟器件。 

优势

  • 速度: ZeBu 处理器具有市场上最高的性能,同时提供了高带宽(主机和硬件仿真器之间的数据流)和低延时(信息可通过测试平台/处理器处理的速率)。
  • 重用:ZeBu 将协议实施从测试场景的生产中分离,从而重新利用处理器,并轻松地从构建模块组装测试平台。
  • 易用性:您可购买适用于最常见的协议的成品处理器,或者如果您的接口/应用较为特殊,也可以设计定制处理器。定制处理器的一个重要部分是适用于您接口的总线功能模型 (BFM) 或有限状态机 (FSM),这两者可通过标准的 Verilog 或 VHDL 编写,或者使用 ZEMI-3(Synopsys 的处理器编译器)通过行为级的 SystemVerilog 编写。您可能已经具有可轻松调整为处理器操作的类似代码。
  • 数据中心兼容性:ZeBu 处理器和虚拟器件所定义的虚拟测试环境实施于软件中,并且无需对硬件仿真硬件进行物理访问。与传统的内电路硬件仿真不同 (ICE),不同 TBE 环境的培养不需要对实验室的硬件仿真器进行物理访问,但可通过向远程数据中心的主机中下载全新环境来实现。 

语言

基于事务的测试平台可使用多种语言:

  • C/C++/SystemC 测试平台:ZeBu 处理器改编自 SCE-MI 标准,并遵照了简化版/优化版 API,您仅需几段代码即可开始运作。如果硬件仿真平台之间的兼容性比性能更重要,还可使用与 SCE-MI 完全兼容的 API。
  • SystemVerilog 测试平台:ZeBu 处理器可与使用 ZeBu API、标准 SystemVerilog DPI、SystemVerilog 类和验证方法学手册 (VMM) 硬件抽象层 (HAL)(同样来自 Synopsys)的 SystemVerilog 测试平台相集成。

Synopsys 的 ZEMI-3 处理器编译器还可简化处理器 FSM 的创建过程,并具有以下额外优势:

  • 支持行为 Verilog 模型,例如隐含状态机、等待状态和混合时钟沿
  • 自动实施处理器通信基础架构
  • 通过数据流和预读技术优化性能

性能和准确性

处理器已在验证领域中使用多时。分层测试平台可清晰地将高级协议功能(例如 AHB 总线的读取和写入)从低级实施(切换 AHB 总线的控制和数据信号)中分离。ZeBu 通过将低级事务编码和解码转移至专用的可定制硬件,从而深化了这一概念。这种方式需要达成两个特殊目标:与传统内电路硬件仿真(和有电压的电路)相同的周期准确性和高性能。