ProtoLink

类似仿真的多 FPGA 原型板调试解决方案

ProtoLink™ 是创新的类似仿真的多 FPGA 原型板调试解决方案。它为基于 HAPS FPGA 的原型设计解决方案和定制 FPGA 原型板提供类似仿真器的可视性和快速调试周转时间。借助 ProtoLink,您可以:

  • 将原型调试时间减半
  • 提高 SoC 设计早期验证的验证效率
  • 以更快和更早的开发最大程度提高 ROI

加快原型板验证

ProtoLink 采用专利互联技术和专门的软件自动化技术,将业界领先的 Verdi® 自动调试系统的强大功能引入原型板。这种独特的组合创造了一种快速原型设计的新模式,使电路板开发人员和 SoC 设计团队能够:

  • 获得数百万个周期的数千个信号的实时可见视性
  • 快速探测 ECO 流量,在几分钟内添加/更改探测
  • 在 RTL 级调试原型板上的设计
  • 跨多个 FPGA/板的无缝调试设计
  • 通过强制/释放功能获得完整的可视性和控制信号

提高设计可视性

ProtoLink 提供灵活的 FPGA 原型调试方法,克服了传统调试方法的有限可视性、不易使用和成本障碍问题。它使用直观的、基于软件的方法来实现高水平的设计可视性:

  • 用户友好的时分复用 (TDM) 技术将探测信号的数量从数十个扩大到数千个
  • 支持多个探测组和探测总线,一次可以查看每个探测组每个 FPGA 的最高 16K 信号
  • 按照需要部署 Siloti™ 可视性自动化系统,以确定最佳设计可视性所需的探测信号的最小集合

缩短调试周转时间

ProtoLink 使 FPGA 原型电路板从 RTL 设计阶段开始直到最终实施阶段都更容易调试。它与 Verdi 调试平台共享相同的编译技术和设计知识库,以便:

  • 使用先进的可视化、追踪和分析功能轻松实现 RTL 调试
  • 在 Verdi 和 ProtoLink 环境之间拖放探测信号
  • 查看多个 FPGA 中的波形并设置事件/触发器,以分析设计行为并确定缺陷的根本原因
  • 使用快速探测 ECO 流程添加/更改探测,以消除长时间重新编译和调试循环
  • 在整个原型实现流程中保持 RTL 到门的相关性

全面,易于使用

ProtoLink 可自动完成 FPGA 设置、探测仪器和接口任务。其独立于硬件的架构可以通过基于 HAPS FPGA 的原型解决方案或定制原型实现开箱即用的操作,并使用最新的 FPGA 技术轻松过渡到下一代电路板。

核心功能

  • 每个 FPGA 上的小尺寸高速传输 IP 的同步和异步采样
  • 探测数据捕获并上传到 FSDB 进行调试
  • 单一设计编译使用 ProtoLink 和 Verdi 调试软件
  • 探测内存最多可存储 1.34 亿个周期(约 1 秒的仿真时间),而无需使用 FPGA 资源
  • 带集成修订管理系统的探测 ECO 可节省数小时的设置时间
  • 灵活的硬件套件将原型板与工程工作站连接起来,以运行传统的电路仿真
  • Xilinx FPGA 的可选附加模块可对预选信号进行全面的可视性转储和强制/释放