参数检查
电路检查能够扫描网表中的常见几何和电子参数错误：
- MOSFET W, L, 源/漏区域, 周长, tox
- 可针对各个器件模型设置用户限制
- 电容值
- 仿真温度
- 设计与验证
- 解决方案
- 资源
- 服务
- 社区
- 培训
- IP
- 解决方案
- 资源
- 服务
- 社区
- 软件安全
- 工具与服务
- 培训
- 解决方案
- 资源
- 支持
- 合作伙伴
< 设计与验证
< 设计与验证
3D Image Processing
Simpleware Products
Simpleware for Life Science
Simpleware for Materials & Manufacturing
< 设计与验证
< 设计与验证
Photonic Solutions
PIC Design Suite
< 服务
< 社区
社区
社区概况
< 社区
< 社区
< 社区
< 社区
< IP
< IP
< IP
< overview
< 服务
< 社区
社区
社区概况
< 社区
< 社区
< 社区
< 社区
< 社区
< 工具与服务
< 工具与服务
< 工具与服务
开源审计
< 培训
< 培训
产品课程
< 资源
收听
播客
< 支持
< 支持
支持
< 关于我们
< 关于我们
< 关于我们
CustomSim 电路检查
CustomSim 电路检查 (CCK) 可在仿真运行前，自动查找设计和性能问题，报告电路中的潜在问题，从而帮助用户避免冗余的仿真时间。电路检查可提升验证的覆盖范围，并发现仿真遗漏的潜在问题点。
设计和电气规则检查
CCK 可在仿真前找出电路和偏压错误：
- 浮动 MOSFET 栅极
- 正偏二极管，体节点
- Vdd 或 GND 断路
- 缩短的节点：PMOS 至 GND，NMOS 至 Vdd
在仿真过程中，CCK 可监控：
- 节点间的最小/最大电压
- 超额的元件电流
- 正偏状况
数字逻辑/存储器诊断
CCK 可预防耗时的调试问题：
- 在瞬态仿真前，确定未初始化的门闩线路
- 查找故障节点
- 报告 NMOS、PMOS 器件的过度层叠
CCK 可跟踪逻辑路径：
- 交互调试模式
- 查找状态变化源
时序检查
CCK 可执行静态的晶体管时序分析：
- 计算 Elmore 延迟
- 测量至 Vdd 的上升沿和至 GND 的下降沿
动态时序分析：
- CCK 可跟踪源节点和目标节点之间的所有路径延迟
信号完整性
CCK 静态串扰分析：
- 计算连接浮动寄生电容的延迟路径
- 计算潜在杂音毛刺
- 确定快速下降沿和慢速上升沿
低功耗设计和漏电检测
查找 DC 漏电：
- 静态检查可报告电压源之间漏电的任何路径
在仿真过程中监控待机电流：
- 检测多个供电域中的潜在漏电路径
- 确定高阻节点，测试 GND/Vdd 漏电
