DesignWare ARC HS 处理器系列

ARC 处理器无处不在

业内性能效率最高,适合嵌入式应用

嵌入式应用的最大性能

基于高效 ARCv2 指令集架构 (ISA) 的 DesignWare® ARC® HS 系列包括 HS3x、HS4x 和 DSP 增强型 HS4xD 处理器。所有 HS 处理器都支持紧密耦合内存 (CCM),实现单周期访问指令和数据。

HS 处理器针对GHz+ 的运行速度进行了优化,并具有最小的面积和功耗,使其非常适合对性能要求非常高的嵌入式应用。所有的 HS 处理器都提供单核、双核和四核配置。

ARC HS 处理器得到了包括商业和开源软件工具、操作系统以及中间件在内的广泛的生态系统支持。其中包括业内领先的供应商( ARC Access Program  的成员)提供的产品和服务,以及  embARC.org 网站提供的一个综合性的免费开源软件套件。

ARC 软件开发平台:

ARC 开发工具和软件:

可许可选项

选项

支持的 ARC HS 处理器

内存管理单元 (MMU)

HS36、 HS38*、 HS46、 HS48*、 HS47DHS46FSHS47DFSHS5xHS6x

L2 缓存

HS36、 HS38*、 HS46、 HS48*、 HS47D、 HS46FS、 HS47DFSHS5xHS6x

FastMath 包

HS34x、 HS4x、 HS4xDHS5x,、HS6x

浮点单元 (FPU)

HS34x、 HS4x、 HS4xDHS5xHS6x

存储器保护单元 (MPU)

HS34、 HS36、 HS44、 HS46、 HS4xD、 HS46FS、 HS47DFSHS5xHS6x

实时追踪

HS34x、 HS4x、 HS4xD、 HS46FS、 HS47DFSHS5xHS6x

增强型安全软件包

HS34x、 HS4x、 HS4xDHS5x,、HS6x

*该处理器标配此功能

ARC 处理器经过优化,可实现嵌入式 SoC 行业最佳的性能/功耗/面积 (PPA) 效率。

  • 通过同时访问指令和数据存储器来实现更高性能的哈佛架构
  • 高速管道设计可实现最大功耗效率
  • 32 位 RISC 引擎提供 16 位/32 位混合指令集,提高代码密度

ARC 处理器具有高度可配置性,使设计人员能够优化 SoC 上每个处理器实例的性能、功耗和面积。

  • 添加或去除硬件功能,以便针对目标应用优化内核,杜绝浪费
  • ARChitect 向导具有内核拖放配置功能

ARC Processors EXtension (APEX) 技术使用户可以自定义其处理器实施程序。 

  • 添加用户定义的指令以加速软件执行并减小代码的大小,从而降低能耗和存储器需求
  • 将存储器和外围设备紧密耦合到处理器,无需额外的总线基础架构,从而缩小面积和降低延迟,并提高系统级性能