DesignWare DDR IP 解决方案

DesignWare DDR IP 解决方案


概述

DesignWare® DDR 内存接口 IP 是一系列全面的系统级 IP 解决方案,适用于要求可以与一个或多个高性能 DDR4、DDR3、DDR2、LPDDR、LPDDR2、LPDDR3 和 LPDDR 4 SDRAM 或内存模块 (DIMM) 对接的系统级芯片 (SoC)。全面的 DesignWare DDR 内存接口 IP 解决方案经优化后具有高数据带宽、低功耗和增强的信号功能,包括可选的可扩展数字控制器、经硅验证的高达 4267 Mbps 内存系统性能的集成硬核 PHY以及验证 IP。有七种 Synopsys DesignWare DDR PHY IP 核可供选择,详情请见下面的 PHY 详情选项卡。

所有 DFI 兼容的 DDR PHY 均获得 Synopsys 独有的 DesignWare DDR PHY 编译器的支持。Synopsys 的 DesignWare 增强版通用 DDR 内存和协议控制器 IP 支持 DFI 兼容接口,在提供高带宽的同时达到低延迟和低门数。与特定市场需求相关的 AMBA AXI/AXI4 服务质量 (QoS) and 可靠性、可用性和可维护性 (RAS) 等特性可供选择,为您匹配所需面积和功能的控制器。

Synopsys 还推出 DesignWare HBM2 IP,提供的带宽是 DDR4 IP 的12 倍,图形、高性能计算和网络应用 SoC的能源效率比后者高 10 倍。

DDR5 IP 感兴趣? 请告诉我们, 我们会与您联系,提供更多的信息。 

DesignWare DDR PHY 支持 SDRAM/
最高数据速率
接口至内存
控制器
典型应用
DDR4/3 PHY DDR4 / 3200 Mbps
DDR3 / 2133 Mbps
DFI 4.0 28-nm 及以下设计,要求高达 3200 Mbps 的高性能 DDR4/3
DDR4 multiPHY DDR4 / 2667 Mbps
DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 2133 Mbps
DFI 3.1 28-nm 及以下设计,要求支持高达 2667 Mbps 的高性能 DDR4/3 和/或高达 2133 Mbps 的高性能 Mobile SDRAM (LPDDR2/3)。
LPDDR4 multiPHY LPDDR4 / 4267 Mbps
LPDDR3 / 2133 Mbps
DDR4 / 3200 Mbps
DDR3 / 2133 Mbps
DFI 4.0 28-nm 及以下设计,包括 14/16/10-nm FinFET,应用于小内存子系统时,要求支持高达 4267 Mbps 的高性能 mobile SDRAM (LPDDR4/3) 和/或高达 3200 Mbps 的 DDR4/3。
Gen 2 DDR multiPHY DDR3 / 2133 Mbps
LPDDR2 / 1066 Mbps
LPDDR3 / 2133 Mbps
DFI 3.1 28-nm 及以下设计,要求支持高达 2133 Mbps 的高性能 Mobile SDRAM (LPDDR3/2) 和/或高达 2133 Mbps 的高性能 DDR3。
DDR multiPHY DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
LPDDR2 / 1066 Mbps
DFI 2.1 65 - 28-nm 设计,要求支持高达 1066 Mbps 的 DDR3 和/或 DDR2 以及 LPDDR/LPDDR2。
DDR3/2 SDRAM PHY DDR3 / 2133 Mbps
DDR2 / 1066 Mbps
DFI 2.1 65 - 28-nm 设计,要求高达 2133 Mbps 的高性能 DDR3。
DDR2/3-Lite/mDDR DDR3 / 1066 Mbps
DDR2 / 1066 Mbps
LPDDR / 400 Mbps
DFI 2.1 65 - 40-nm 设计,要求高达 1066 Mbps 的 DDR3 和/或 DDR2 以及 LPDDR。