2012论文集

获一等奖论文

Timing Impact of Spread and Widen Wires in IC Compiler

获二等奖论文

高性能设计的时序收敛技巧

功能覆盖率驱动的多核网络处理器验证

获三等奖论文

A Case Study: Serial Flash Timing Fix in 65nm Technology

Catch hidden x bugs in RTL simulation with X-propagation technology

Pairwise测试向量自动生成技术在芯片验证中的应用

Developing ASP Based TD-LTE Baseband Signal Processor Using Synopsys Processor Designer

High Performance Datapath design with Relative Placement

纪念奖论文

H-Clock – A Hybrid CTS flow

High accuracy input capacitance characterization in Deep Submicron Modeling

Design for Test (DFT) Object-oriented Verification

使用GCA进行约束分析

数模混合信号SoC中ESD保护机制的设计与分析

Designing a Comprehensive Verification Component for Testing Error Correcting Code Memory in sub-system Verification via Virage and VCS

UVM-based Verification for LCD Controller

ICC中基于MIM和TIO的hierarchy 设计技术

A Hierarchy UPF Driven Low Power Flow in a 28nm Semi-Custom Design

RAL in Verification Platform

基于UVM方法学和Synopsys VIP的100G以太接口验证

基于VMM技术的验证配置管理框架

基于IC Compiler改善CTS结果的方法

一种基于NanoTime的复杂场景margin精细化设置方法

减小Crosstalk的新布线方法

一种基于网格计算的芯片时序分析系统

在纳米级设计中提高成品率的要素Data Pulse

Improvement on Source Synchronous Bus Interface Timing Closure

28nm设计中AOCV的实际应用

Design Feasibility Study Using DC-Explorer

采用DFTMax Serializer保证测试质量降低测试成本方法研究

一种在MCMM下修复保持时间违例的有效方法

基于组合逻辑翻转抑制进行低功耗DFT测试

Mesh-Local-Tree时钟结构的设计

MVRC在当前低功耗设计中的应用

基于HAPS 的视频芯片原型验证

Placement timing closure using DCG SPG flow

高性能SDP使用方法

ICC结合PT实现时序的快速收敛

Usage of UVM RAL for Complex Interface Protocols

An automated method of timing closure in IC Compiler based on Prime Time analysis

Special Ports Placement in ICC

X-propagation能在RTL仿真中发现X态问题

基于ICC平台的扩展命令包的设计和应用

The fancy and powerful DPI used in SOC integration

SystemC模型在VCS下的调试分析方法

基于RAL的改进型VMM验证平台研究

综合工具Design Compiler Multi-Core性能评估

Variation-aware Circuit Performance Analysis with Star-RCXT and PrimeTime VX

One kind of Multi-Voltage Verification Technique

利用DC-SPG特性加速设计时序收敛并提高DC与ICC之间的时序一致性

PT DMSA for hold time fixing