Synopsys Announces Fastest, Most Power Efficient DDR5 and LPDDR5 IP Solutions

新思科技推出速度最快、能效最高DDR5和LPDDR5 IP解决方案

全新 DesignWare 存储器接口 IP 适用于人工智能、汽车和移动设备芯片。

MOUNTAIN VIEW, Calif., Oct 24, 2018 /PRNewswire/ --

重点:

  • 业界首款 LPDDR5 控制器、PHY、验证 IP 解决方案,支持高达 6400 Mbps 的数据速率,面积减少40% 以上。

  • 完整的 DDR5 IP 解决方案支持高达 4800 Mbps 的单、双通道速率,适用于分立器件和 DIMM。

  • 两种解决方案均提供多种具有短退出延迟的低功耗状态,并为动态频率变化功能提供多种预训练状态。

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出全新 Design Ware® 存储器接口IP解决方案,支持下一代 DDR5 和 LPDDR5 SDRAM。与 DDR4 和 LPDDR4 SDRAM 接口相比,DDR5 和LPDDR5 IP 增加了存储器接口带宽,同时减小面积并提高能效。DesignWare DDR5 IP 数据速率高达 4800 Mbps,可与每通道多达 80 位的多个 DIMM 连接,为人工智能 (AI) 和数据中心系统级芯片 (SoC) 提供速度最快的 DDR 存储器接口解决方案。业界首款 LPDDR5 IP 数据速率高达 6400 Mbps,显著节约移动设备和汽车芯片的面积和功耗,其双通道存储器接口可在独立通道之间共享通用电路。为进一步节省功耗 ,DesignWare 存储器接口 IP 解决方案提供几种低功耗状态缩短退出延时,并提供多种预训练状态支持动态变频功能。DDR5 和 LPDDR5 控制器和 PHY 通过最新 DFI 5.0 接口实现无缝互操作,为高带宽、低功耗芯片设计提供完整的存储器接口IP解决方案。

Arm 基础设施事业部产品解决方案副总裁 Dermot O'Driscoll 表示:“新思科技与 Arm 合作已超过 25 年,不断帮助设计师克服日益增加的设计挑战并推动创新。我们共同优化新思科技 DDR5、LPDDR5 IP 以及 Zeus 和下一代 CPU,以最大限度提高 Arm® Neoverse® 对于基础设施和云解决方案的设计能力。”

DesignWare DDR5 和 LPDDR5 IP 解决方案支持 DDR 和 LPDDR 规范所有必需功能,使设计人员能够将必要功能集成到芯片中:

  • 通过 PHY 中的嵌入式校准处理器进行固件训练,优化启动时的内存训练,以实现系统级别的最高数据可靠性裕度。同时,可以快速更新训练算法,无需更改硬件。

  • 输入接收器中使用判决反馈均衡器 (DFE) 降低了符号间干扰 (ISI) 对提高信号完整性的影响。

  • 可靠性、可存取性、可维护性 (RAS) 功能,包括内联或纠错码 (ECC)、奇偶校验和数据循环冗余校验 (CRC),可减少系统停机时间。

适用于 DDR5 和 LPDDR5 的新思科技 VIP 可提供随机配置和运行选择,以及内置全覆盖、验证计划和协议校验,从而提高效率。

Micron 云计算和垂直市场总监 Ryan Baxter 表示:“ Micron 与新思科技合作多年,一直致力于解决计算应用程序内存性能不断变化的要求。Micron DRAM 设备与新思科技存储器接口 IP 模块解决方案相结合,使用户能够快速开发下一代芯片,适用于需要更快 DRAM 和新型存储器接口的 AI、数据中心、移动设备和汽车等新兴应用。”

SK hynix 副总裁、DRAM 产品计划总监 Sunny Khang 表示:“ LPDDR 标准在高端移动设备以外的一系列应用中得到越来越广泛的应用,需要新的存储芯片来增加 DRAM 吞吐量和降低工作电压。我们与新思科技共同对 DesignWare LPDDR5 IP 和 SK hynix' LPDDR5 器件的兼容性和互操作性进行测试,使共同用户能够实现更优化的功耗、性能和面积。”

新思科技 IP 营销副总裁 John Koeter 表示:“人工智能、汽车和云计算等新兴应用需要更高的内存带宽,以满足海量数据吞吐量的需求。作为业界领先的 DDR IP 供应商,新思科技为设计人员提供基于最先进 FinFET 工艺技术、速度最快的 DDR5 和 LPDDR5 IP 解决方案,帮助其推出带宽、功耗和面积更具优势的创新产品。”

上市时间

  • DesignWare DDR5 PHY 和 LPDDR5 PHY 计划于 Q1 2019 发布。

  • DesignWare DDR5 Controller 和 LPDDR5 Controller 计划于 Q2 2019 发布。

  • 针对 DDR5 和 LPDDR5 的 VC Verification IP 现已上市。

关于 DesignWare IP

新思科技是一家为各种 SoC 设计提供高质量和硅验证的IP解决方案的领先供应商。其丰富的 DesignWare IP产品系列包括逻辑库、嵌入式存储器、嵌入式测试单元、模拟 IP、有线和无线接口 IP、安全 IP、嵌入式处理器和子系统。为了加快原型设计、软件开发和 IP 与 SoC 的集成,新思科技的 IP 提速计划还提供IP原型设计工具包、IP 软件开发工具包和 IP 子系统。新思科技在IP质量中的大量投入、综合技术支持和健全的IP开发方法论使设计人员降低了集成风险,缩短了产品上市时间。有关 DesignWare IP 的更多信息,请访问www.synopsys.com/designware

关于新思科技

Synopsys公司(纳斯达克股票代码:SNPS)是众多创新型公司的 Silicon to Software™(“芯片到软件”)合作伙伴,这些公司致力于开发我们日常所依赖的电子产品和软件应用。作为全球第 15 大软件公司,Synopsys 长期以来一直是电子设计自动化(EDA)和半导体IP领域的全球领导者,并且在软件安全和质量解决方案方面也发挥着越来越大的领导作用。无论您是创建高级半导体的片上系统(SoC)设计人员,还是编写需要最高安全性和质量的应用程序的软件开发人员,Synopsys 都能够提供您所需要的解决方案,帮助您推出创新性的、高质量的、安全的产品。有关更多信息,请访问 www.synopsys.com

前瞻性声明

本新闻稿含有前瞻性声明,定义见 1934 年《证券交易法》第21E款。声明包括 DesignWare DDR5 PHY 和控制器, 以及 LPDDR5 PHY 和控制器的预期发布及相关效益。任何不涉及历史史实的声明都可被认为是前瞻性声明。此类声明包括已知及未知风险、不确定性及其他可能造成结果、时间和成果与前瞻性声明中表述或暗示产生巨大差异的因素。此类风险和不确定性包括产品时间表和开发时间表,互操作性,性能和电源问题。其他可能涉及的风险和不确定性已公布在新思科技最新发布的季度报告中 10-Q 表格的“风险因素”部分。新思科技没有义务公开更新任何前瞻性声明,也无责任提供真实结果与前瞻性声明产生显著差异的原因,即使未来可以获得相关信息。