SpyGlass CDC 

検証ギャップを埋める 
近年、システム・オンチップ(SoC)設計者が直面している多くの検証課題の中でも、クロック・ドメイン・クロッシング(CDC)は特に困難な課題です。最新のSoCには、数十、場合によっては数百もの非同期クロック・ドメインがあり、従来のシミュレーションや静的タイミング解析(STA)で検証することは難しくなっています。RTLシミュレーションは非同期クロック境界にまたがるデータ転送の問題を検証するには不向きであり、STAは非同期クロック・ドメインの問題には対処しません。その結果、CDCは設計エラーの主要因となっています。このようなエラーにより、設計とデバッグのサイクルにおいて多大な時間と費用が浪費される可能性があり、チップ内でエラーが見つかった場合には、再設計にかかるコストを余儀なくされます。

メタスタビリティの原因は非同期クロックだけではありません。同期クロック・ドメイン内での非同期リセットもメタスタビリティの原因になります。マルチフェーズ電源/ブート・シーケンス、時間管理機能などの利用が広まったため、最近の設計ではこの問題の影響が広がっています。初回での設計成功を確実にするには、リセット・ドメイン・クロッシング(RDC)でも同レベルの精査と検証が必要になります。

包括的、実践的、高性能なCDC/RDC解析
  • 従来の静的CDC解析ツールでは、実際のデザインエラーを見落としながら多くの擬似エラーを報告するという、ある部分で不十分、またある部分で過剰な処理が行われます。その結果、ユーザーは延々とバグ検出に追われ、本当のバグを見逃しがちです。SpyGlass CDCに組み込まれているプロトコル非依存の解析テクノロジは、使いやすい方法でこれらの課題に対応します。CDCの構造的/機能的な問題に対応するSpyGlass CDC(図1)。構造解析では、ユーザーはフラットなCDC解析またはIPベースのデザイン手法をサポートする階層型SoCフローを柔軟に使用し、大規模なSoCの短期間でのターンアラウンドタイムを達成できます。CDCの機能検証では、ユーザーはフォーマル検証ベースまたはシミュレーションベースの解析を柔軟に使用できます。
  • RDC解析では、ソース・フロップが1つの非同期リセットから駆動され、このフロップが2つ目の非同期リセットを持つか、リセットを持たない2つ目のフロップのデータピンに入力されている場合のリセット・ドメイン・クロッシング(図2aおよび2b)を発見します。2つ目のフロップが最初のフロップからデータを読み取る際に、最初のフロップの非同期リセットがアサートされると、2つ目のフロップでセットアップ/ホールド時間違反が発生し、メタスタビリティの問題を生じる場合があります。RDC解析では、ユーザー定義の設計前提条件を考慮して包括的な構造解析を実行し、メタスタビリティ・イベントが発生しないこと、またはメタステーブル値が同期手法によって適切に管理されていることを確認できるようにします。SpyGlass RDCの検証では、既存のCDCセットアップ(存在する場合)を活用し、RDCパスを管理するための業界標準の設計手法を認識します。


図1


図2aおよび2b

手法
アトレンタのSpyGlassガイドウェア手法は、RTLデザインの課題を解決するための構造化された、使いやすく、包括的な手法により、設計バグの少ない高品質なRTLを確実に実現します。

  • 手法に関するドキュメントとルールセットが製品の一部として付属
  • ユーザーガイドのCDC手法では、違反の数を削減し、重要な違反のみを捕捉することにより、RTL設計者の時間を節約します。
  • SpyGlass CDCは、ブロックレベルにおいてもチップレベルにおいても、CDCの問題を解析するための一連の推奨手順(デザイン・セットアップ、セットアップのチェック、デザインユニットの統合とチップレベルのCDC検証、レポートのレビュー、CDC検証サインオフ)をユーザーに提示します。


図3

機能/利点
  • 拡張性の高いCDC検証の6本の柱に基づくアーキテクチャ
  • クロック、リセット、およびクロック・ドメインの情報の自動抽出によるシンプルなセットアップ。ユーザーは既存のSDC制約から同じ情報を抽出することで、簡単に開始することができます。
  • サインオフ品質のCDC検証を実現するための、フォーマルベースまたはシミュレーションベースのソリューションを用いた包括的な構造的または機能的CDC解析
  • プロトコル非依存の解析、広範囲の同期化回路の認識、準静的信号の自動検出による擬似エラーの最小化
  • 高性能でCDCに最適化されたデバッグ機能
  • IPベースの設計手法をサポートする階層SoCフローにより大規模SoCのTATを短縮
  • 制約、DFT、配線混雑、パワーなど、RTLと同様の他の解析をターゲットとするアトレンタのSpyGlassプラットフォームとの統合
  • 習得および導入が容易



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideosTraining Courses