PrimeTime  

ゴールデン・サインオフ・ソリューション 

シノプシスのPrimeTimeは、タイミング、シグナル・インテグリティ、パワー、ばらつきを考慮した解析を統合した単一の環境で行える、信頼できるゴールデン・サインオフ・ソリューションです。 HSPICE®レベルの高精度サインオフ解析でテープアウト前に問題を特定し、リスク軽減、設計の整合性確保、設計コストの削減を支援します。 この業界標準ソリューションは、高い予測性と精度により初回製造の成功を確実にしながら、大規模、小規模設計を問わず設計サイクルを短縮して開発スケジュールの貴重な時間を節減し、チームの生産性を向上させます。

 

シノプシスのPrimeTimeツール群には、PrimeTime、PrimeTime SI、PrimeTime ADV、PrimeTime GCA、PrimeTime PX、PrimeTime VXが含まれます。 高い信頼性に裏付けされた先進的なゲートレベル設計向けスタティックタイミング・サインオフ・ソリューションであるPrimeTimeスイートでは、包括的なシグナルインテグリティ解析、統計的タイミング解析、タイミング制約解析、フルチップ・パワー解析を1つの統合環境で実行できます。

主な利点:
  • HSPICEレベルの精度により過剰設計を削減
  • 統合設計環境による生産性向上
  • 開発期間の短縮による解析とサインオフのスピードアップ
  • 大容量をサポートし、ハードウェアコストを削減
  • 包括的なサインオフを確実にする完成したソリューション
  • マルチシナリオECOがタイミング収束とリーク・リカバリーを加速
  • 高速かつ柔軟性の高いタイミング制約解析
  • ラッチベース設計の正確な解析
  • 最先端のオンチップ・バリエーションモデルのテクノロジによりタイミング・サインオフを加速

データシートのダウンロード

ECOガイダンス
PrimeTimeのECOガイダンス・テクノロジは、サインオフ・ドリブンの解析によりECOの変更を効率的に特定し、DRCとタイミングの修正をブロックレベルまたはチップレベルで行うことにより、テープアウト・スケジュールを数週間単位で短縮します。 配線混雑度の高い設計でも、マルチシナリオ解析と、フィジカルを考慮したECOガイダンスの併用により、タイミング収束に必要な時間と作業の繰り返しを減らすことを可能にしました。 加えて、PrimeTimeのECOガイダンスはタイミングのポジティブスラックを利用してリークパワーを特定することもできます。

HyperScale
PrimeTimeのHyperScaleテクノロジは、5億インスタンス以上のデザインに対するスタティックタイミング解析を可能にします。 従来のフラットな解析と比べて、フルチップ解析の実行速度が5倍から10倍向上すると同時に、メモリ使用量が5分の1から10分の1に削減されます。 PrimeTimeのHyperScaleテクノロジは、ブロックレベルのタイミング解析をトップレベルのコンテキストにて正確に行うことで、階層型STAを可能にします。 これによりトップとブロックレベルのタイミング収束に至る時間が短縮され、5億インスタンス以上の設計を一日で完了する拡張性がもたらされます。 従来の5倍から10倍の処理性能と容量の向上により、設計に使用するハードウェア資源を効率的に使うメリットが提供されます。

オンチップ・バリエーション
ジオメトリ・ノードの微細化に伴いオンチップ・バリエーション(OCV)効果が増加するにつれて、チップ全体に一定のグローバルマージンを適用すると、過剰設計や設計性能の低下が生じたり、タイミング収束に時間がかかる可能性があります。 PrimeTimeのAdvanced OCV(AOCV)ソリューションは、改良されたデバイスレベルの変動モデリング手法を利用して、精度と性能の適切なバランスをとります。

マルチシナリオ解析
PrimeTimeはマルチシナリオ設計の解析とデバッグを加速するための多くのテクノロジを搭載しています。 単なるマルチシナリオ解析機能に止まらず、PrimeTimeのモードマージングと多電源を考慮した同時解析(SMVA)が、解析するべきシナリオ数を有効に削減します。 これにより、サインオフ品質のタイミング・コリレーションを維持しながら、マルチシナリオ解析のハードウェア資源と解析時間を減らすことができます。 Distributed Multi-Scenario Analysis (DMSA)とInteractive Multi-Scenario Analysis (IMSA)により、マルチシナリオ解析実行の設定とデバッグを効率的に行えます。

タイミング制約解析
急速な設計規模の増大と複雑化、およびIP設計ブロックの再利用拡大に伴い、タイミング制約仕様ファイルの規模と複雑さも増大しています。 特にチーム間のハンドオフ時には、高品質のタイミング制約を確保することが効率的なデザイン・インプリメンテーションへの最重要項目です。 制約が不完全または不整合であったり、互いに競合する場合、最適化ツールやインプリメンテーション・ツールの動作が非効率になったり、収束しなくなったりします。 この問題に対処するため、PrimeTime GCAにはインプリメンテーションとタイミング解析を効率化する一連の包括的なルールチェックが用意されています。

PrimeTime Special Interest Group(SIG)とは
シノプシスのPrimeTime Special Interest Group(SIG)は、スタティックタイミング解析(STA)の分野での最先端の開発に興味を持つすべてのPrimeTimeユーザーと設計エンジニアのための活発なコミュニティです。 デザインの規模の増大と複雑化に伴って設計スケジュールは著しく厳しくなっています。 STAは、デザイン収束までの期間を短縮するために設計プロセス全体を通じて利用する主要なテクノロジです。 STAテクノロジの急速な進化に伴い、PrimeTime SIGは設計チームが最先端の技術に遅れをとることなく、効果とスループットを向上させるために役立ちます。

PrimeTime SIG 2015イベント

SNUG JapanでのPrimeTime SIG
最先端サインオフドリブン・ECOテクノロジにより設計生産性を最大化
2015年9月4日 昼食会

SNUG India 2015でのPrimeTime SIG
最先端サインオフ・テクノロジにより設計生産性を最大化
2015年6月24日 レセプション

DAC 2015でのPrimeTime SIG
最先端サインオフ・テクノロジにより設計生産性を最大化

PrimeTime SIG 2014イベント

SNUG Taiwan 2014でのPrimeTime SIG
最先端テクノロジによりタイミング収束を加速
2014年9月2日 レセプション

SNUG Japan 2014でのPrimeTime SIG
最先端テクノロジによりタイミング収束を加速
2014年9月19日 レセプション

SNUG India 2014でのPrimeTime SIG
最先端テクノロジによりタイミング収束を加速
2014年6月25日 レセプション

DAC 2014でのPrimeTime SIG
最先端テクノロジによりタイミング収束を加速
2014年6月2日 夕食会

PrimeTime SIG 2013イベント

SNUG Japan 2013でのPrimeTime SIG
最先端ECOメソドロジ
2013年7月12日 昼食会

SNUG India 2013でのPrimeTime SIG
最先端ECOメソドロジ
2013年6月12日 夕食会

DAC 2013でのPrimeTime SIG
テクノロジ・パネル: 最先端ECOメソドロジ
2013年6月3日 夕食&音楽会

SNUG Silicon ValleyでのPrimeTime SIG
トピック: PrimeTime ADV - 最先端のタイミング・テクノロジ
2013年3月26日 夕食会

PrimeTime SIGイベント・アーカイブ

PrimeTime 2015 Webセミナー・シリーズ

オンデマンド

STMicroelectronics Deploys PrimeTime ECO Noise Fixing to Reduce Noise Violations by More Than 95%
STMicroelectronics will outline how PrimeTime ECO noise fixing fits with their PrimeTime and IC Compiler signoff flow, and share some results from real designs showing 95%+ noise fixing rates.
English

PrimeTimeのレポーティング・ベストプラクティス
最新のPrimeTimeレポーティングをご紹介します。

PrimeTime ECOを使ったMIM (Mutiply-instantiated Module)のタイミング収束: サムスン電子のケーススタディ
PrimeTime ECOテクノロジを使ったSoC設計に基づくMIMのための最速のタイミング収束を議論します。サムスン電子のケーススタディが、MIMのECOフローの利点を明らかにします。

PrimeTime 2014 Webセミナー・シリーズ

オンデマンド

サムスン電子、PrimeTimeのサインオフドリブンECOによりFinFET設計のパワーを20%削減
最先端設計のための、フィジカル設計を考慮したECOのパワーリカバリーを論じます。サムスン電子がPrimeTime ECOのパワーリカバリー最新機能を使い、パワーを20%削減した詳細をお聞きください。

シノプシスの認証済みサインオフ・フローによりTSMC16nm FinFETテクノロジに対応する正確で速いタイミング収束
TSMCとシノプシスがFinFET 16nmテクノロジノードに対応した最先端のモデリングとその寄生抽出、タイミング解析に及ぼす影響を論じます。TSMCがV1.0として16nm設計のサインオフを認証したStarRCとPrimeTimeの最新の機能をご覧ください。

PrimeTime 2013 - 2010 Webセミナー・シリーズ

PrimeTime Cross-Clocking Reporting

PrimeTime Cross-Clocking ReportingPrimeTime Cross-Clocking Reporting
所要時間:4分56秒 Share This


On-route Bufferingテクノロジによるフィジカル設計考慮のECO

On-route Bufferingテクノロジによるフィジカル設計考慮のECOPrimeTimeのフィジカル設計考慮ECOが、On-route Bufferingテクノロジにより
いかにQoRを向上させるかをご覧ください。
所要時間: 4分14秒 Share This


PrimeTimeのGCA機能を利用したタイミング解析

PrimeTimeのGCA機能を利用したタイミング解析PrimeTime GCAを利用してタイミング解析の制約エラーを解析する方法をご説明します。
所要時間: 2分20秒 シェアする


PrimeTimeのECO修正

PrimeTimeのECO修正PrimeTime ECOがマルチシナリオのECO修正によりいかにタイミング収束の作業工程を劇的に減らすか、またすべてのシナリオをシングルビューで即座に閲覧することを可能にし、いかにマルチシナリオ解析の複雑さを減らすかを説明します。
所要時間: 7分53秒 シェアする


デバッグの高速化: スケマティック・ハイライトのフィルター条件

デバッグの高速化: スケマティック・ハイライトのフィルター条件PrimeTimeのスケマティックで最も効果的にオブジェクトを探す方法を説明します。
所要時間: 2分24秒 シェアする


デバッグの高速化: PrimeTimeパス・アナライザー

デバッグの高速化: PrimeTimeパス・アナライザーパス・アナライザーを用い、いかに多くのタイミング・パスを迅速にレビュー、分類できるかを説明します。
所要時間: 3分39秒 シェアする


デバッグの高速化: スケマティック図抽象化の選択肢

デバッグの高速化: スケマティック図抽象化の選択肢PrimeTimeのスケマティックで容易に複雑さを軽減し、デバッグを高速化する方法を説明します。
所要時間: 2分05秒 シェアする


多電源対応の同時タイミング解析

PrimeTimeの同時多電源対応(SMVA: Simultaneous Multi-Voltage Aware)解析を利用して、多電源設計にありがちな精度と実行速度の低下を防ぐ方法を説明します。
所要時間: 10分41秒 シェアする

クロックの問題をPrimeTime SIでデバッグ

タイミング収束の阻害要因となるクロックの問題を特定およびデバッグするために用意されているPrimeTime SIのオプションについて説明します。
所要時間: 8分36秒 シェアする

Galaxy Constraint Analyzerによるクロック制約解析

Galaxy Constraint Analyzerを起動し、実行して、サインオフのリスク要因となる重要なクロック制約の問題を迅速に特定する方法を説明します。
所要時間: 10分16秒 シェアする