PrimeRail 

配置/配線エンジニア向けの”インデザイン”レール解析 

概要
PrimeRailは、IC Compilerの“インデザイン”レール解析技術の基盤となるレール解析テクノロジです。 IC Compilerから直接呼び出すことができる“インデザイン”レール解析は、組み込みのPrimeRail解析と修正ガイダンス・テクノロジにより、フィジカル・インプリメンテーション工程を通じてパワーネットワークの検証を容易に実行できる環境を提供します。 これにより設計者は、IRドロップやエレクトロマイグレーションの問題を設計段階初期で発見/修正しながら設計を進められるため、開発コスト上昇の原因となる設計工程後期での設計のやり直しを未然に防ぐことができます。 PrimeRailは、業界標準のサインオフ・ツールであるPrimeTime® SIや、StarRC™の技術をベースに構築されており、SoCデザインのフルチップ・スタティック/ダイナミック・レール解析を高い精度で実現するため、デザイン収束を加速することができます。

PDFデータシートのダウンロード

IC Compiler“インデザイン”レール解析
IC Compilerのパワーネットワーク・シンセシス(PNS)機能および“インデザイン”フィジカル検証機能と連携することにより、“インデザイン“レール解析は包括的なパワーネットワーク設計/検証ソリューションを提供します。

パワーネットワークの設計に対するこれまでの手法は、インプリメンテーションとその検証工程を別々に進めるやり方でした。そしてこれらの作業は、多くの場合、複雑な設計フローの中で異なる設計ツールや設計環境を使用する上、別々のエンジニアによって実施されていました。 最先端のSoC設計になると、この手法ではフィジカル・インプリメンテーションとそのサインオフ検証工程の間で何度もやり直しを強いられ、開発プロジェクトのスケジュールに重大なリスクを発生させることになります。 “インデザイン”レール解析機能の場合、複雑化した設計データのやり取りや、新しいツールへの習熟が不要となるため、IC Compilerユーザなら、フィジカル・インプリメンテーション工程の早い段階で、また必要に応じて何度も、パワーネットワークの整合性を確認しながら設計を進めることができ、テープアウト直前の設計段階後期に想定外の問題に直面するリスクを軽減します。 “インデザイン”レール解析機能は、IC CompilerのPNS機能と連携することにより、設計者によるパワーネットワークの効率的なインプリメント/最適化/微調整を実現し、過剰設計を大幅に削減します。 また、”インデザイン”フィジカル検証により、改善/修正が加えられたパワーネットワークが、デザインルールに違反していないクリーンな状態になることを保障します。 IC Compilerが提供するこのPNS、“インデザイン”レール解析、“インデザイン”フィジカル検証の設計/検証総合環境は、高速かつ完全なパワーネットワーク設計ソリューションを提供します。

フルチップのスタティック/ダイナミック・レール解析ソリューション
PrimeRailは、SoCデザイン全体に対してスタティック解析とダイナミック解析のどちらでも実行できるため、柔軟性のあるレール解析を行えます。 スタティック解析では、抵抗成分のみに対する大まかなアベレージ解析を行うのに対し、ダイナミック解析では、抵抗/容量/インダクタンスすべてに対して精密かつタイム・ベースのレール解析を行います。 スタティック・レール解析は実行速度が非常に速く、フィジカル・インプリメンテーション工程で頻繁に利用できます。 設計変更が発生した際には、ビアの不足や欠如、接続されていないパワー・グリッド、十分な配線幅が取られていない等の違反を早期に検出/修正することができます。 ダイナミック・レール解析は、パワーネットワークの微調整にも利用できます。たとえば、リークパワーの過剰な増加を防ぎつつ、十分なデカップリング容量を追加することにより、ローカル・ノイズの削減をするなどが挙げられます。

今日のSoCデザインに対する包括的なレール解析ソリューションには、メモリ/カスタムIP/アナログ・ブロックを正確かつ効率的にモデリングすることが求められています。 独創的かつ柔軟性のあるダイナミック・ホワイトボックス・モデリング(DWM)機能を用いることにより、トランジスタ・レベルの寄生抽出/回路シミュレーションをベースとした、コンパクトで高精度なマクロ・モデルを生成することができます。 DWMモデルは、CustomSim™や、StarRCで簡単に作成することができます。 DWM Liteモデリング機能はシミュレーションを必要とせず、高い解析の精度が求められていない早期段階で利用できるように開発されており、DWMに比べマクロ・モデルを10倍以上の速さで生成することができます。

最先端のローパワー設計に対応
リークパワーは、特にモバイル/一般家電/ワイヤレス機器向けの90nm以下のデザインで、重要な課題になっています。 リークパワーを減少させるために、多電圧、ダイナミック・ボルテージ・スケーリング、MTCMOSパワー・ゲーティング・スイッチなどをはじめとする、最先端のローパワー設計手法が頻繁に取り入れられています。 しかし、これらのスイッチや電源オン/オフ操作を増やすことにより、電流勾配が増し、インラッシュ・カレント(突入電流)が大きくなり、パワーネットワーク・インテグリティに悪影響を与えます。

PrimeRailは、MTCMOSパワー・ゲーティング・スイッチを使用した多電圧ローパワー・デザインのフルチップ・ダイナミックIRドロップ解析や、エレクトロマイグレーション解析を実行します。 パワー・スイッチの正確なモデリング、インラッシュ・カレントや、アクティブ・モードへ移行するまでのウェイクアップ時間の解析が可能になります。 PrimeRailのマルチモード解析機能を使用することにより、MTCMOSスイッチがオンになる順番を最適化することができ、設計問題が発生する危険を軽減します。 さらに、"what if"解析機能を使用することにより、インプリメンテーション工程を通じて、リークパワーとIRドロップの双方の要件を満たすトレードオフを容易に行うことができます。

主な機能
  • 統合されたIC Compiler“インデザイン”レール解析環境
    • プッシュボタン方式のセットアップとデータの整合性チェックによるフローの簡素化
    • Milkyway™データベースに統合することにより、設計効率を下げるツール間の不必要な入出力を排除
    • 表示機能の統合により、レイアウトに直接マップを表示
    • 詳細なレポート機能や修正ガイド機能をエラー・ブラウザに統合することにより、潜在的な問題を迅速に検出、修正
    • デザイン・プランニングからレイアウト前、レイアウト後、最終工程に至るまでのIC Compilerフローで、実行/解析/修正/デバッグが可能
  • Galaxy™インプリメンテーション・プラットフォームと統合
    • PrimeTime SIとStarRCのサインオフ技術をベースに構築
    • Liberty™ Composite Current Source(CCS、複合電流源)パワー・ライブラリをサポートする組み込みのライブラリ・キャラクタライゼーション・ユーティリティ
  • 包括的なダイナミック/スタティック・レール解析
    • IRドロップ解析
    • エレクトロマイグレーション解析
    • パワーネットワーク上の弱点解析
    • パワー・スイッチのインラッシュ・カレント解析
    • デカップリング容量解析
    • ベクター・フリー、ベクター・ベース双方のダイナミック解析
    • マルチ・ボルテージ・アイランド(多電圧領域)やMTCMOS/パワーゲート・セルを使用した先進ローパワー設計のマルチモード解析
    • SPICEのSパラメータを使用し、周波数ドメインのコアモデルを生成
    • 電磁波障害(EMI)解析
    • 高速デバイス設計のための同時スイッチングノイズ(SSN)と同時スイッチング出力(SSO)のサポート
    • デバッグと最適化を実現する"What-if"解析
  • フルチップSoCのための機能
    • 1時間に最大300万インスタンスの高性能
    • メモリ、ミックスドシグナル・ブロックのダイナミック・モデリング
    • 組み込み式階層パワーネットワークの寄生抽出
    • システム/パッケージのRLCサポート
    • HSPICE®との誤差10%以内の精度


    図1: IC Compilerで直接IRドロップ・マップを表示

    仕様

    システム要件
    • DRAM: 512MB。1GBを推奨
    • スワップ容量: 512MB。2GBを推奨
    • インストール・ディスク容量: 基本の250MBに加えて、プラットフォームごとに250MB
    • 設計ディスク容量は回路のサイズによって異なるが、500MB以上を推奨
    プラットフォーム
    • AMD64
    • AI32
    • Sun32およびSun64
    • SUSE32
    • SUSE64



      NewsArticlesWhite PapersWebinars