DFTMAX 

テストコストを低減する高品質のソリューション 

概要
DFTMAX™は、複雑な設計をテストする際のコストの問題に応える、合成ベースの包括的なテストの圧縮とDFTのソリューションです。複雑な設計は、スタックアット・テストに加え、アット・スピード・テストやブリッジング・テストなどの高度な故障カバレッジ・テストでしか検出できないような、潜在的な製造上の不具合をもつ可能性があります。このような設計のテストの質を高めるためには追加のパターンが必要になり、テスト時間とデータ量の増大というコストがかさみます。

DFTMAXは、シリコン上の面積増加を最小限に抑えつつ、プッシュボタン方式で高品質なテストデータとテスト時間を圧縮を実現し、これらテストのコストを削減します。TetraMAX® ATPG内で圧縮技術を起動しながら、またGalaxy™デザイン・プラットフォームの一部として緊密に統合されているDFTMAXの圧縮は、実質的にはタイミングに全く影響を与えることなく、予測可能な結果を提供します。またDFTMAXのアドオンであるDFTMAX Ultraは、テストピン数を削減しつつ、さらに高い圧縮に対応します。

PDFデータシートのダウンロード(PDF)
Key Benefits
  • テストのコスト削減
  • 高い故障検出率
  • 通常のスキャンと同等の使いやすさ
  • タイミングへの影響がない
  • 物理設計を活用して面積の最適化を行う
  • 低消費電力への対応を保つ
  • テスト時の消費電力を最低限に抑える
  • DesignWare STAR Memory Systems、およびDesignWare STAR Hierarchical Systemと協調
Key Features
  • テスト時間とデータ量の大幅な圧縮
  • 独自のDFTMAXデータ圧縮テクノロジ
  • 合成とATPGが組み込まれ、通常のスキャンと同様に実行が容易
  • マルチコア・コンピューティングのサポート
  • Design Compiler® トポグラフィカル・テクノロジとIC Compilerに統合され、面積、電力、タイミング、物理的制約とテスト制約を同時に最適化する
  • 包括的なテストDRC解析
  • 階層スキャン合成フローのサポート
  • ピン・リミティッド・テストの最適化
  • 不定論理値(X)の対応
  • インクリメンタル・コンパイル時のスキャン・チェーン・リオーダリング
  • コアI/Oに近接した既存レジスタを共有するコア・ラッピング
  • 解析ベースのテストポイント挿入
  • スキャン・チャネルのコンフィグレーションが柔軟で、マルチサイトのテストやウェハーでのバーンインテストをサポートする
  • 複数の圧縮構造をもち、異なるテスターや異なるI/Oのパッケージをサポートする
  • バウンダリ・スキャン合成およびIEEE 1149.1/6規格の準拠チェック
  • テストパターン自動生成ツールTetraMAX ATPGでの圧縮パターンの生成を可能にする

図1:DFTMAXにより、テスト時間とテストデータ量を大幅に削減
図1:DFTMAXにより、テスト時間とテストデータ量を大幅に削減

DFTMAX
図2a:DFTMAXの圧縮技術
DFTMAX for pin-limited test
図2b:DFTMAXのピン・リミティッド・テスト

DFTMAXが大幅なテスト時間短縮とデータ圧縮を実現
DFTMAXは大幅なデータ圧縮を提供することで、ナノメーター設計のテストのコストを減らします(図1)。シノプシス独自のDFTMAX圧縮構造をを用い、DFTMAXはテスト時間を減らし、メモリーが限られているテスターのコンフィグレーションにDSMテストパターンを追加することを可能にしました。面積削減に業界一効果のあるソリューションを用い、DFTMAXは、実質的には設計のタイミングに何の影響も与えることなく、通常のスキャンと同じテスト・カバレッジを達成します(図2a)。

ピンリミティッド・テスト
トップレベル、もしくはコア毎に使用できるテストデータ・ピン数が限られているような設計に対応するため、DFTMAXは、余分なテストデータを増やすことなく、高品質を保障する最適化されたアーキテクチャを生成します。使用できるテストピンが限定される設計トレンドには、厳しい構成の要因、複数のチップを同時にテストするためのマルチサイトのテスト、複数の組み込みコンプレッサー/デコンプレッサー(CODECs)を使ったコアベース手法などがあります。これらのタイプの技術では、各CODECに割り当てるチップレベルのテストピン総数を最小限にします。こうしたピン・リミティッド・テストのデータ量とテスト時間を大幅に減らすため、DFTMAXは自動でテストデータをシリアル化するハイスピードで少ピンカウントのテスター向けのインターフェースを生成します(図2b)。

テストデータ圧縮合成
DFTMAXの合成フローは、業界で最も広く使われているDFT Compilerを用いた標準のスキャン合成フローと実質的に同じです。合成時の設計ルールや制約を完全に最適化しつつテストデータ圧縮を行い、RTLからテスト可能なゲートレベル・デザインへと直接合成します。その過程で面積/タイミング/パワーをコンカレントに最適化しつつ、合成プロセスに先立って指定されたすべてのテスト条件やテストデータ圧縮条件を満たします。DFTMAXは、チェックされたすべてのスキャン設計ルールと、検証されたすべてのテスト・ロジックおよび圧縮ロジックを使用して、ゲートレベル・インプリメンテーションを実行し、非常に高精度かつ予測可能なテスト・カバレッジおよびテストデータ圧縮を実現します。設計合成環境下において、テストデータ圧縮を含むDFTのインプリメンテーションを行うことにより、設計初期段階で問題を発見し修正することが可能になり、「スケジュールの遅れをもたらす」設計の繰り返しを避けることができるようになります。DFTMAXはまたTetraMAX ATPGへのインターフェイスを備え、最高のテスト品質を実現する圧縮されたテストパターンをシームレスに生成することができます。

Galaxyデザイン・プラットフォームへの統合により、面積/パワー/タイミング/フィジカル/テストの制約をコンカレントに最適化
シノプシス独自のテスト合成フロー(図3を参照)では、「アダプティブ・スキャン」圧縮ロジックは、スキャン・チェーンと同時にGalaxyデザイン・プラットフォーム上で合成されます。トポグラフィカル・スキャンチェーン・オーダリングおよびパーティショニングの実行により、IC Compilerを用いた実レイアウト後の結果に対し、優れたタイミングと面積の相関性をもたらします。これにより設計者は、面積/パワー/タイミング/DFT収束を同時に達成することができます。DFTMAXは詳細なスキャン・チェーン情報を生成し、これをIC Compilerが読むことによって、面積の増加を最小限に抑え、配線混雑を全体に渡って緩和するためにさらなる最適化を実行することができます(図4参照)。

シノプシス独自のテスト合成フロー(図3を参照)では、スキャン圧縮ロジックは、スキャン・チェーンと同時にGalaxyデザイン・プラットフォーム上で合成されます。トポグラフィカル・スキャンチェーン・オーダリングおよびパーティショニングの実行により、IC Compilerを用いた実レイアウト後の結果に対し、優れたタイミングと面積の相関性をもたらします。これにより設計者は、面積/パワー/タイミング/DFT収束を同時に達成することができます。DFTMAXは詳細なスキャン・チェーン情報を生成し、これをIC Compilerが読むことによって、面積の増加を最小限に抑え、配線混雑を全体に渡って緩和するためにさらなる最適化を実行することができます(図4参照)。

図3:テスト圧縮フロー
図3:テスト圧縮フロー

図4:これらのスクリーン・ショットは、DFTMAXが従来のスキャンに関連する配線密集を引き起こすことなく、同等の結果を出すことを示しています。
図4:これらのスクリーン・ショットは、DFTMAXが従来のスキャンに関連する配線密集を引き起こすことなく、
同等の結果を出すことを示しています。

完全なDFTルール・チェック
DFTMAXにより、設計者は「テストを考慮した」RTLを作成できるようになります。DFTMAXは、合成を実行する前の設計初期段階でDFTルール違反を特定するため、設計の繰り返しを回避することができます。DFTルール・チェッカーは、実行可能なスキャン・チェーンおよび最高度のテスト・カバレッジを保障するスキャン・ルールに設計が準拠しているかどうかを、RTLからゲートレベルにわたって検証します。違反は、Design Visionのグラフィカルなブラウザ上でデバッグできます。以下のような包括的なルールチェックを行います。
  • 適切なスキャン・オペレーションを妨げる違反
  • データ・キャプチャを妨げる違反
  • フォルト・カバレッジを低下させる違反

図5:DFTMAXは、効果的で正確な歩留まり診断ソリューションとして実績のあるTetraMAX ATPGのATEリンクを完全にサポートしています。
図5:DFTMAXは、効果的で正確な歩留まり診断ソリューションとして実績のあるTetraMAX ATPGのATEリンクを
完全にサポートしています。

TetraMAX ATPGにある同じDRCエンジンがRTLからゲートレベルまで実行され、設計の合成プロセス全体に渡ってテスタビリティを検証します。

階層スキャン合成
大規模設計のテスト合成を実行する場合、システムとチップ設計を取りまとめる設計者が設計時間を短縮するためには、ある程度の抽象化が必要となります。DFTMAXは、DFT情報を抽象化してテストモデルとし、そこにタイミングと配置情報を加えます。こうして、数百万ゲート規模設計の場合でも、DFTMAXは迅速な階層テスト・インプリメンテーションを実行することができます。

バウンダリ・スキャン合成およびIEEE 1149.1/6規格の準拠チェック
DFTMAXは、以下のような完全なバウンダリ・スキャン機能を提供しています。
  • TAPおよびBSR合成
  • IEEE 1149.1/6規格の準拠チェック
  • バウンダリ・スキャン記述言語(BSDL)ファイルの生成
  • 製造テスト向けの機能テストパターン、およびDCパラメトリックのベクタ生成

TetraMAXパワー・アウェアATPGとの透過的な統合
DFTMAXは、スキャン圧縮のアーキテクチャとテストのオペレーションに関するすべての情報をTetraMAX ATPGに引き渡します。TetraMAX ATPGとDFTMAXは協調して、低消費電力を考慮した圧縮テストパターンを自動的に生成し、最高レベルのテスト・カバレッジを実現します。

TetraMAX診断機能との統合
DFTMAXは、故障診断に実績のあるTetraMAX ATEリンクを完全にサポートし、テスターで検出される故障から欠陥箇所の特定にいたるまで、シンプルなフローを提供します。DFTMAXの圧縮とTetraMAXの診断機能の統合により、非常に効果的で正確な歩留まり診断ソリューションが実現します(図5参照)。そして、歩留まりの問題を迅速に解決するために、TetraMAX ATPGの診断データが自動的にYield Explorer歩留まりマネジメントツールに読み込まれ解析されます。



NewsArticlesDatasheetsWhite PapersWebinarsVideos