Galaxyデザイン・プラットフォーム 

16nmを含む最先端のSoC設計におけるデザイン・イノベーションの加速 

Galaxy™デザイン・プラットフォームは、セルベース・インプリメンテーションとカスタムICインプリメンテーションの両方に対応する包括的なソリューションです。 Galaxyは、業界標準の形式で指定されたデザイン・インテントから、製造工程直結のIC設計をGDSII形式で生成します。 GalaxyのRTL製品およびフィジカル・インプリメンテーション製品は、速度、面積、消費電力、テスト、歩留り間のインテリジェントなトレードオフを実行することで、設計制約のバランスをコンカレントに最適化します。 Galaxyのサインオフ・エンジンは複雑な物理作用を高精度にモデリングすることにより、シグナル・インテグリティとパワー・インテグリティを確保します。 寄生抽出とタイミングのための一貫したアルゴリズムで、相関性の高い結果をもたらします。

Galaxyデザイン・プラットフォームは、FinFET設計や20nm以下のプロセスに対応するとともに、世界中の主流プロセスにも対応した包括的なツールセットを提供しています。

 

DC Explorer
設計初期段階でのRTLエクスプロレーション(RTL検討)による合成と配置配線の高速化
PDF データシートのダウンロード(PDF)


DC Ultra
タイミング、面積、消費電力において最高の結果品質(QoR)とフィジカル・インプリメンテーション結果との高い相関関係
PDF データシートのダウンロード(PDF)


Design Compiler Graphical
トポグラフィカル・テクノロジの拡張による配線混雑の予測と軽減
PDF データシートのダウンロード(PDF)


Power Compiler
低消費電力のための合成と最適化のための包括的なソリューション
PDF データシートのダウンロード(PDF)


DFTMAX
アダプティブ・スキャンによる圧縮でコスト効率の高いDSMテストを実現
PDF データシートのダウンロード(PDF)


TetraMAX ATPG
高品質のテストのためのテストパターンの自動生成と診断
PDF データシートのダウンロード(PDF)


TetraMAX II ATPG
次世代のATPGおよび故障診断ソリューション
PDF データシートのダウンロード (PDF)


DesignWare IP
高品質IPが実現する開発リスクと開発期間の削減


Formality
DC Ultraで合成した設計の等価検証
PDF データシートのダウンロード(PDF)


GenSys
RTLの再構築とデザインアセンブリ
PDF データシートのダウンロード (PDF)


SpyGlass DFT
RTL故障カバレッジ解析とDFTルールチェック


IC Compiler II
処理能力の10倍向上を実現する包括的なフィジカル設計システム
PDF データシートのダウンロード(PDF)


IC Compiler
主流および最先端のプロセスノードに対応する包括的な配置配線システム
PDF データシートのダウンロード(PDF)


Custom Compiler
ビジュアル・アシスト機能によるカスタム設計の自動化
PDF データシートのダウンロード (PDF)


Laker Custom Design
カスタムICのデザインとレイアウト・ソリューション


Laker Flat Panel Display
フラットパネル・ディスプレイ・エディタ


PrimeTime
業界標準のタイミング・サインオフと環境
PDF データシートのダウンロード(PDF)


NanoTime
カスタム設計向けのトランジスタレベルのスタティック・タイミング解析
PDF データシートのダウンロード(PDF)


StarRC


StarRC Custom
Rapid3D高速フィールド・ソルバーを含む統合された業界標準の寄生抽出
PDF データシートのダウンロード(PDF)


PrimeRail
配置/配線エンジニア向けの”インデザイン”レール解析
PDF データシートのダウンロード(PDF)


SiliconSmart
最先端のセル・キャラクタリゼーション
PDF データシートのダウンロード(PDF)


Liberty NCX
CCS(Composite Current Source)モデリングとライブラリ作成システム
PDF データシートのダウンロード(PDF)


IC Validator
45nm以下に対応する”インデザイン”フィジカル検証ソリューション
PDF データシートのダウンロード(PDF)

  • SDC
  • Synopsys Design Constraints(SDC)more

 
合成された設計は基本的にSDCを使用しており、多くのEDAベンダーはSDCを読解、処理するための変換ツールを用意しています。

主な特長
  • 20nmに至る実績
  • 速度、面積、消費電力、テスト、歩留り間のトレードオフを最適化
  • 業界標準のサインオフ・タイミングと寄生抽出
  • テクノロジ・ライブラリ、サービス、IPに関するサードパーティの比類ないサポート
  • 最高の結果品質への最短パス

設計の課題
半導体の様々な物理効果は、ますます相関関係を深めています。 個々の設計上の決定が意図しない結果を生む可能性があります。 配線容量によって生じる旧来の問題に加えて、エンジニアがリーク電流、誘導ノイズ、IRドロップなどの様々な効果のバランスを手動で調整することはもはや不可能です。 製造プロセスや環境の変動により、機能しているチップが使用不能になったり、経済的に見合わなくなることがあります。 市場では、より低価格で大量生産できる製品の需要が高まっています。 投資家は、リスクをとるよりは予測可能な成功に割高な資金を投じることを惜しまないようになっています。 設計者は、価格と性能の綱渡りの中で開発期間の目標を達成する必要に迫られています。

ムーアの法則の指数関数的な進化が様々な問題を引き起こしましたが、進化そのものが逆に、問題に対する創造的な解決を促進しています。 コンピューティング処理能力の向上と革新的なアルゴリズムによって、Galaxyインプリメンテーション・プラットフォームは2つの重要な機能を果たします。
  1. 物理効果の正確なモデリングによるタイミングの保証
  2. 設計目標間のトレードオフをコンカレントに評価

ノイズやパワーなどの物理効果の正確なモデリングとGalaxyプラットフォームの高度なアルゴリズムが組み合わされると、実現可能な性能の限界を押し広げ、悲観的なマージンを最小限化することができます。 これによって実現する性能の余剰は銀行預金のようなものです。 コンカレントな最適化エンジンはこの余剰を利用して、消費電力、面積、テストにかかるコストを削減し、歩留りを改善します。 その結果、目的の結果が得られるまでの修正に費やす時間とやり直し作業が減り、生産性が向上します。

Galaxyプラットフォームを利用することで、設計者は本来の仕事である設計そのものに専念することができるのです。



NewsArticlesBlogsSuccess StoriesWhite PapersWebinarsVideos