HAPS ProtoCompiler 

 

シノプシスのプロトタイピング・システム HAPS®シリーズを用いたハードウェア・プロトタイプ
を最短期間で実現

今日のIPおよびSoC設計チームにとって、システム検証およびハードウェア/ソフトウェア統合を実行するためには、チップ製造前のプロトタイプが不可欠です。 しかしながら開発スケジュールは短く、プロトタイプ開発エンジニアには、「RTLの提供」からテスト・チップ完成までの限られた期間で、運用可能なプロトタイプをできるだけ早く提供することが求められます。 HAPS ProtoCompilerは、デザイン・プランニング、論理合成、デバッグ、およびシノプシスVCSやZeBuなど他の検証環境への接続を自動化する機能により、IP検証やソフトウェア開発のためのHAPSベース・プロトタイプの構築と展開に必要な工数と時間を最小限に抑えます。 このプロトタイピング・ソフトウェアは、HAPSシリーズと緊密に統合されており、従来の「手頃な」回路基板やFPGA設計ツールでは及ばないシステム性能を実現します。

PDF HAPSデータシート(PDF)

 

HAPS ProtoCompilerの機能は、運用可能なプロトタイプ完成までの期間を短縮するよう設計されています。 プロトタイプ開発期間短縮に重点を置いており、競合製品と比べて処理時間を最大50パーセント短縮しています。 効率的なデータ・モデル、コンパイラ、分割ツールを使用するHAPS ProtoCompilerのテクノロジにより、ハードウェア・プロトタイプのHAPSシリーズを使用する開発者の生産性が向上します。 従来フローでは完了に時間のかかる重要な処理ポイントでの繰り返しループが短時間で完了します。 HAPSシリーズ用に特別に設計された高速コンパイラとクロック変換により、ASIC設計のコンパイルと変換が短時間で完了します。 2億5千万ASICゲート・デザインに対応した分割エンジンにより、複数のFPGAへのデザイン実装が完全に自動化され、処理時間も数時間単位から数分単位に短縮されました。

ASIC設計だけでなくプロトタイプ開発においても、再利用という手法が最良の結果を生みます。 モジュール式のHAPSハードウェア・アーキテクチャと、インクリメンタルで階層的なHAPS ProtoCompilerのプロジェクト管理機能を活用すれば、時間のかかる再コンパイルと配置配線のサイクルが回避され、構築にかかる時間を短縮できます。 HAPS-DXとHAPSシリーズ・システムは、相互に直接互換性があるため、プロトタイプ開発チームは、個々のプロトタイピング・プロジェクトで作成したASICブロックやIPのプロトタイプをサブシステムとして統合して、SoC全体の検証シナリオを実現できます。

機能 主な特長

HAPS向けFPGA合成

DesignWare IPライブラリ

HAPSシリーズで検証済みのASIC IP

タイミングドリブン合成

システム・クロック速度を最大化

システム・プランニング

システム・ハードウェア構成

HAPSドータボード、各種ボードを積層搭載可能、コンポーネント間の接続機構、メモリー管理機能

大規模なデザイン分割

数百万のASICゲート・デザインの分割方法を数分で検出

ハードウェアの統合と再利用

プロトタイプ・モジュールを短時間でアセンブリしてサブシステムを構築

デバッグと構築

複数FPGA間にまたがるデザインをシームレスにサポート

設計モジュールの割り当て先に関係なくロジックをデバッグ

シノプシス Verdi/Silotiとのデータ転送

検証ビューのインポートと原因解析を短時間で実行

大容量のデバッグ・ストレージ

サンプリング信号の可視性が向上、より長い時間単位で観測

トランザクタ・ベース検証

AMBAトランザクタ

バーチャル・プロトタイプとFPGAベース・プロトタイプを統合してプロトタイプ完成までの期間を短縮

ProtoCompilerとProtoCompiler DX
ProtoCompilerとProtoCompiler DXの違いを比較検討の上、ご自身のプロトタイピング・プロジェクトに適しているソリューションをお選びください。 

  ProtoCompiler DX ProtoCompiler
ツール・パッケージ HAPS-DXに搭載 別売
システム・サポート HAPS-DXのみ HAPS-DX/70/80
HAPS向けFPGA論理合成
マルチプロセッシング   1ライセンスあたり4つ
DesignWare IPライブラリ対応
ハードウェアの統合と再利用
Synopsys Design Constraint(SDC)対応
Unified Power Format(UPF)からメモリーを推定
高速HDLコンパイル・モード
高品質な合成結果
システム・プランニング
システム・ハードウェア構成  
高速なピン・マルチプレクシング  
複数FPGAへの分割  
Virtex-7 Super Logic Region(SLR)プランニング
ゲーテッド/生成クロック変換
Unified Power Format(UPF)のサポート
デバッグと構築
複数FPGA間にまたがるデザインをシームレスに可視化  
HAPS Deep Trace Debug(DTD)SRAMまたはSDRAMストレージ
HAPS Real Time Debug(RTD)ロジック・アナライザによるアシスト
RTLソース・コードの実装とデバッグ
HAPSのハードウェア・システムに対応したトラブル・シューティング
シノプシスVerdi/Silotiとのデータ転送
シノプシスの論理等価性検証ソリューションFormalityのサポート  
トランザクタ・ベース検証
AMBAトランザクタ 別売
SCE-MIトランザクタ 別売
HAPSシステム要件
  • HAPS-80シリーズ
  • HAPS-70シリーズ
  • HAPS Developer eXpress(HAPS-DX)
  • HAPS-80/70/DXシリーズの混合システム
OSのサポート
HAPS ProtoCompilerの設計時間に関する機能(デザイン・プランニング、論理合成、分割など)
  • 64ビット版Red Hat Enterprise Linux v5以降
  • 64ビット版SUSE Enterprise Linux v10以降
HAPS ProtoCompilerの実行時間に関する機能(RTLデバッグ、HAPS構成ユーティリティなど)
  • 64ビット版Red Hat Enterprise Linux v5以降
  • 64ビット版SUSE Enterprise Linux v10以降
  • 64ビット版Windows 7以降
システム要件
  • 2 GB RAM
  • 4 GBのインストール用空きディスク容量
  • SolvNetからのダウンロードまたはDVDからインストール


NewsArticlesSuccess StoriesWhite PapersWebinarsVideos