HAPS®-80シリーズ  

ASIC/SoC設計のプロトタイプを2週間以内で実現  

ASIC IPおよびSoC設計のフィジカル・プロトタイプは、新しいデザインが特定の仕様または標準に正しく準拠し、顧客ニーズも満たしているかどうかを確認するための、最も信頼性が高く、低コストで実現できる方法です。 シノプシスのFPGAベース・ハードウェア・プロトタイピング・システム HAPS®(High-Performance ASIC Prototyping System)シリーズは、実機インターフェイスを容易に組み込み、最高のシステム性能を最短期間で実現することを目的としています。

HAPSシステムのアーキテクチャに関する知識を活かして構築されたシノプシスのHSAPSプロトタイピング用に統合されたデザイン実装ソフトウェアProtoCompilerは、パーティショニングを自動化し、初回のプロトタイプ完成までの平均期間を2週間以内、その後のコンパイルのやり直しを数時間以内と、非統合型プロトタイピングと比べて格段に所用時間を短縮します。

できるだけ少ないFPGAで性能向上を実現するため、ProtoCompilerは、HAPS-80の新しいHSTDM機能を利用して、テスト対象のデザインに最も合ったピン・マルチプレクシング方式の最適な構成を自動的に選択する機能を備えています。 この統合型HAPS-80ソリューションは、シングルFPGAに実装する場合で最大300 MHz、複数のFPGAでピン・マルチプレクシングなしの場合は最大100 MHz、複数のFPGAで新しい独自の高速ピン・マルチプレクシングを用いた場合でも最大30 MHzの性能を実現します。

システム性能が向上したHAPS-80システムにより、OSのブートからのコマンド・プロンプト表示までの処理時間が1分以内で可能になり、設計者はCPU、タイマー、UARTなどのデバイス・ハードウェアをプローブおよび初期化できます。 HAPS-80では、実機環境に即したI/Oのアットスピードでの実行も可能です。

HAPSハードウェアとProtoCompilerソフトウェアの組み合わせにより、ソフトウェア開発、ハードウェア/ソフトウェア統合、システム・バリデーションに要する期間を大幅に短縮できます。

HAPS-80シリーズの詳細については、最寄の シノプシス営業拠点 にお問い合わせいただくか、fpga-based-prototyping@synopsys.comまで電子メールでご連絡ください。

 

信頼性
HAPSユーザーは、徹底したテストと厳格な製品リリース条件の組み合わせにより実現した高い可用性、信頼性、ユニット間の機能の一貫性のメリットを活用できます。

高性能
HAPSファミリはその優れた性能によって、IPブロック単体からCPUサブシステムを統合した完全なシステムに至るまでの幅広い検証シナリオに対応し、業界をリードしています。

優れた容量拡張性
モジュール式のハードウェア・アーキテクチャと最先端の大容量FPGAテクノロジを採用したHAPS-80シリーズ・システムは2600万~16億ASICゲートに対応します。

高度な可視性
複数FPGA間でのシームレスなデバッグ可視性と多岐にわたるトレース格納オプションをご提供しているため、プロトタイプ・リソースや分割プランへの影響を最小限に抑えて、内部状況への高度なアクセスと制御を行うことが可能です。

プロトタイプ構築が容易
業界をリードするEDAベンダのIP、およびASIC向けRTLからFPGAへの実装テクノロジを採用することで、高性能プロトタイプの実現にかかる工数を削減します。

接続オプション
PGAベース・プロトタイピング・ユースとして単独使用する場合にHAPS-80が多くのメリットをご提供するのはもちろんですが、ワークステーションの接続によってRTLシミュレーション環境からの移行を容易にし、SystemC/TLMモデルを統合したハイブリッド・プロトタイピング・システムを構築できるため、従来なし得なかった短期間でSoCプロトタイプを実現できるという長所があります。

HAPS-80の機能:
  • 2600万から16億ASICゲートまで実装できる拡張性を備えたモジュール化システム・アーキテクチャにより、IPブロック単体、プロセッサ・サブシステム、SoC全体といった幅広いデザイン規模に対応します。 For sy500K~4百万ASICゲートのシステム容量の場合は、HAPS Developer eXpress(HAPS-DX)シリーズをご覧ください
  • シングルFPGAに実装したIPモジュールを複数FPGAで構成するSoCモジュールに統合し、技術チーム間でのプロトタイプの再利用を向上させるための移行パスを提供
  • 機能拡張したHapsTrak 3 I/Oコネクタ・テクノロジハイスピード・タイムドメイン・マルチプレクシングにより従来のピン多重と比べてデータ・スループット性能が最大3倍向上
  • システムの定義と構築をサポートするユーティリティによりハードウェア・アセンブリを高速化し、プロトタイプの電気機械的健全性を確保
  • 先進の電力・冷却管理
  • デザイン・プランニング・ツールによりブロックレベルの個別IPバリデーションから完全なシステム統合までのプロセスを効率化し、プロトタイプ完成までの期間を2〜3カ月単位で短縮
  • ライブ・システムのシステム・コンフィギュレーションを直接探索/制御するためのアクセスを提供するシステム・コンフィギュレーション・ソフトウェア
  • 高速な非侵入型のディープ・トレース・デバッグにより、各FPGAが1,000ビット以上のデバッグ信号をキャプチャでき、結果をオンボード・メモリー・リソースに保存
  • 追加ハードウェアなしで、標準のネットワーク・ハブへの接続によりアクセスできるグローバル・システムを可能にするNative Ethernet接続
  • HAPSシステム間で複数のデザインを同時に実行可能なマルチデザイン・モード
  • WindowsまたはLinuxワークステーションからシノプシスのFPGAベース・ハードウェア・プロトタイプのコンフィギュレーションやデータ通信を行うためのハードウェア・インフラストラクチャ、OSデバイス・ドライバ、各種APIを提供するHAPS UMRBus。
  • ハイブリッド・プロトタイピングなどの高度な用途を提供
  • HAPS-80 FPGAベース・プロトタイピング・システムは1、2、4FPGA搭載機種の組み合わせで利用可能
HAPSを構成する製品群
デザイン・プランニング機能
FPGAベース・プロトタイプのためのデザインプランニング・ツールは、個別IP、サブシステム、SoC全体のプロトタイピングに至るまで、あらゆるサイズのプロトタイピング・プロジェクトの短期開発に対応すべく最適化されていなければなりません。デザインの準備とプランニングは、以下のようなスケジュールのボトルネックにより非常に時間のかかる作業になっています。
  • 何度にも及ぶやり直しが発生し、コンパイル実行時間も長いため、IPやHDLのチェック作業にも遅れが生じ易い
  • FPGAクロック・アーキテクチャに適合させるためのゲーテッド/ジェネレーテッド・クロック変換作業に時間がかかる
  • 複数のFPGAにまたがるデザイン分割案の実現可能性の確認作業を自動化しきれていない
  • たび重なるプロジェクトの変更により、時間のかかる再構築が必要になる

HAPS-80シリーズ向けのプロトタイピング・ソフトウェアProtoCompilerは、初回のプロトタイプ完成までの期間短縮に役立つ以下の機能を備えています。

  • HDLソースコードのレビュー効率を高めるHDLコンパイラ・モード
  • 高速な実行時間または速度の最適化により最高のシステム性能を実現するクロック変換オプション
  • FPGAの分割/合成の並列処理
  • 高速自動化された制約ドリブンのパーティショニングとシステムレベルの配線
  • 事実上無限の容量
  • データモデルにより手戻りポイントを最短化
  • Tclベースのコマンド・インターフェイスによる作業の効率化
  • Xilinx VU440高速ピン・ペアの自動タイムドメイン・マルチプレクシング

ProtoCompilerの自動化機能の詳細をご覧ください。

接続/デバッグ機能
ProtoCompiler RTLデバッガとHAPS UMRBus(Universal Multi-Resource Bus)により、HAPSをホスト・ワークステーションに接続してシステム・モニタリング、RTLデバッグ、より詳細な検証の実行が可能です。 HAPSシステムとの緊密な統合により、FPGAのRTLデバッグを容易にする機能に加えて、大規模なデバッグおよびシステムの接続に対応する以下のようなシノプシス独自のソリューションを実現します。
  • 複数のマザーボードとドータボードを使用したシステムを迅速にアセンブリし、HAPS対応のハードウェア・クエリによってプロトタイプの健全性を確認します。また、クロックの有効性、HSTDMリンク、UMRBus接続の状態を確認します。
  • HAPS Deep Trace Debug(HAPS DTD)の採用により最大8GBのサンプル・ストレージに対応
  • HAPSおよびホスト・ワークステーションとHAPS UMRBusインターフェイス間のデータ・ストリーミングによって、プロトタイプの状態の可視性が向上
  • 外部ロジック・アナライザとの併用により、高度なトリガと大容量のサンプル・ストレージを実現。HAPSのリアルタイム・デバッグ(RTD:Real Time Debug)オプションとHAPS ProblessまたはMictor式ドータボードを使用してRTLを実装した後、AgilentまたはTektronix Logic Analyzerを簡単にプログラミングしてHAPSシステムに接続することができます。
エンタープライズ機能
ROIとリグレッション・スループットを最大化するため、HAPS-80は、共有/管理機能の搭載によりマルチデザインとリモート共有の両方の用途に対応します。 HAPS Multi-Design Management(MDM)機能により、複数の独立したデザインをマルチFPGAシステム上でプログラミングできます。 統合型Ethernetインターフェイスとランタイム管理サーバーにより、リモート・クライアントからシステムに接続し、1つまたは複数のFPGAへのデザインの割り当てやデザインの実行を行うことができます。 これによりIPブロック単体、サブシステム、またはSoCデザイン全体のランタイムシナリオを同時に実行できます。
  • クライアント/サーバー・システム・コンフィグレーション・ソフトウェア
  • リモート・アクセス
  • マルチデザイン
  • ジョブ・キュー


NewsArticlesSuccess StoriesWhite PapersWebinarsVideos