ハードウェア・プロトタイピング 

ハードウェア設計とソフトウェア開発を加速するシステム拡張性の高いプロトタイピング・システム  

開発期間短縮目標を達成するため、ハードウェア・プロトタイピングを活用する設計/検証チームが増加しています。 シノプシスのハードウェア・プロトタイピング・ソリューションを使用することにより、組み込みソフトウェアの早期開発開始が可能となり、実チップ完成のはるかに前の段階からハードウェアとソフトウェアの協調設計を行うことができるため、開発期間を短縮し、開発コストの高騰要因となる再設計を回避できます。また、緊密に統合された使いやすいHAPSハードウェアソフトウェア・ツールにより、ソフトウェア開発、ハードウェア/ソフトウェア統合、個々のIPブロックの検証やSoC全体を構成するプロセッサ・サブシステムのシステム・バリデーションに要する期間を大幅に短縮できます。

また、HAPS Connect Programのメンバー企業がHAPS向けドータボードや技術サービスを提供し、HAPSシステム構築を支援しています。

 
  • HAPS
  • ハードウェア・プロトタイピング・ソリューションmore

HAPS-80
ザイリンクス社FPGAデバイス Virtex® UltraScale™を搭載。16億ASICゲート超の実装容量。
PDF データシートのダウンロード (PDF)


HAPS-70
Xilinx社FPGAデバイス Cirtex-7を搭載、最大2億8800万ASICゲートを実装可能
PDF データシートのダウンロード (PDF)


HAPS-DX
Xilinx社FPGAデバイス Cirtex®-7を搭載、最大400万ASICゲートを実装可能
PDF データシートのダウンロード (PDF)


HAPS ProtoCompiler
HAPS向けデザイン実装自動化/デバッグ・ソフトウェア
PDF データシートのダウンロード (PDF)


 
SoC設計の各ブロックをバーチャル・プロトタイプ Virtualizer™とFPGAベース・プロトタイプ HAPSの両環境に分割実装することにより、プロトタイプ全体としての性能最大化し、プロトタイプの早期開発を実現。
PDF データシートのダウンロード

  • Certify
  • サード・パーティーHW向けの、複数FPGA分割実装ツールmore

 
Certifyは複数のFPGAへのRTL分割機能と最高水準のFPGA合成テクノロジを統合したマルチFPGAインプリメンテーション/パーティショニング・ツールです。
PDF データシートのダウンロード


 
Synplify Premierは、ASIC向けデザインをFPGAデザインに変換し、HAPSプロトタイピング・システムへの実装を容易化するソフトウェアです。
PDF データシートのダウンロード

シノプシスの包括的なFPGAベース・プロトタイピング・ソリューション
シノプシスのFPGAベース・プロトタイピング・ソリューションは、包括的なデザイン実装自動化/デバッグ環境 HAPS ProtoCompilerによってサポートされたHAPS®(High-performance ASIC Prototyping System ™)による完全なハードウェア・アシスト・システムバリデーション環境をご提供します。
シノプシスのFPGAベース・プロトタイピング・ソリューションの利点:

  • 組込みソフトウェア開発を早期に行うことにより設計スケジュールを3〜6カ月短縮
  • 事前テスト済みのDesignWare IPコンポーネントを容易に実装できるため、手間のかかるIPブロック・プロトタイピングが不要
  • 複数のプロジェクトで再利用が可能なモジュール式システムによりROIを最大化
  • 300を越すお客様での実績を持つソリューションにより開発リスクを最小化
  • 実機と同等の高速インターフェイスを用いたテスト環境を提供する高性能なプロトタイピング・システムにより、製品品質が向上
  • ソフトウェア開発チームへの展開が容易なポータブルで低コストなプロトタイピング・システム
  • RTLデザインと他のモデル・フォーマット(SystemCなど)を自由に組み合わせてハイブリッド・プロトタイプを作成できるため、より早い段階でプロトタイプ構築が可能
  • 最新のFPGAデバイスの登場に合わせて新しいプロトタイピング・システムが迅速にリリースされるため、システム構築にかかる手間や、カスタムボード開発コストを回避
  • 洗練されたPCBテクノロジと最先端の消費電力/熱管理システムにより、長時間動作時でも高い信頼性を維持
  • ネットワーク接続やHAPS UMRBus interface Kitにより、システム展開/共有が容易
ASIC/SoC設計の合成可能なRTLモデルが入手可能な場合には、シノプシスのFPGAベース・プロトタイピング・システムを使用して、シリコンのテープアウト前にソフトウェアの開発、SoCハードウェアの検証、ハードウェア/ソフトウェアの統合を行うことができます。 ハードウェア/ソフトウェア設計の面では、HAPS®システムはSoC開発工程でさまざまな役割を果たします。

IP開発:
HAPSシステムを利用することで、RTLブロックが正常に機能しているかどうかを従来のASICハードウェア・エミュレーションよりはるかに高速に確認できます。 HAPSシステムは、単体のIPモジュールまたはサブシステムを実行する際にクロックとリセットをHDLシミュレータと同期させることにより、初期システム起動を容易にします。 設計者は、スティミュラスや、PLLソース・クロックによる自由実行モードでの実行に既存のテストベンチを使用して、実機のI/Oインターフェイスに必要な高性能を実現できます。

ハードウェア/ソフトウェア協調開発:
高性能プロトタイプを使用することにより、設計の早期段階でソフトウェア開発を開始できます。 HAPSシリーズ・システムは、一般的な50MHzのクロック周波数を実現し、ファームウェアの実行、およびオペレーティング・システム全体やアプリケーション・ソフトウェアの実行をSoC設計に取り入れることも可能にします。 バーチャル・プロトタイプ Virtualizer™ との組み合わせにより、HAPSのRTLサブシステムをSystemC/TLMベースのプロセッサ・モデルと同時に実行し、バーチャルプロトタイピング手法、ハードウェア・プロトタイピング手法それぞれの能力を最大限に発揮する独自の高機能なハイブリッド・プロトタイプを作成することもできます。

エンド・ユーザーの評価:
HAPSシステムは軽量で可搬性に優れています。 従来の電源を使用してその場で素早く組み立て、顧客へのデモンストレーション、業界会議、「プラグフェスト」など、ラボ環境外部での検証シナリオに活用することができます。

シノプシスのFPGAベース・プロトタイピング・ソリューションを利用して、実機完成前の組込みソフトウェア開発、システム全体およびサブシステムのハードウェア/ソフトウェア統合を、実機と同等のインターフェイスを使用してほぼリアルタイムの動作速度で実行できます。 HAPS® High-performance ASIC Prototyping System™は、ハードウェア/ソフトウェア協調開発、コンセプト実証研究、IP開発、エンドユーザー評価といったASICプロトタイピングのあらゆるニーズに対応します。 FPGAベース・プロトタイピング・システム HAPSには、以下の機能があります。
  • 柔軟性、スケーラビリティ、拡張性に優れたシステム・アーキテクチャ – 複数のプロジェクトでの再利用性がきわめて高い
  • 最高水準の品質と信頼性 – 最高水準のシステム性能と安定性を実現
  • HapsTrak規格 – 旧世代/次世代のHAPS FPGAベース・プロトタイピング・システムとの下位/上位互換性を実現するI/Oコネクタ規格
  • 高速時分割多重(TDM) – 高速インターコネクト多重により、FPGAの有効容量を制限する要因となる帯域幅を拡大
  • 先進の検証機能 – コ・シミュレーション、トランザクション・ベース検証、高速UMRBus(Universal Multi-Resource Bus)インターフェイスにより、デザインの高速な操作とモニタリングを実現
  • DesignWare IPポートフォリオ – 事前テスト済みのIP群

詳細については、HAPS FPGAベース・プロトタイピングのWebページをご覧ください。

シノプシスのFPGAベース・プロトタイピング向けソフトウェア・ツールは、最大規模のSoC設計に対応するデザイン・プランニング、論理合成、デバッグ、検証機能をご提供します。 シノプシスのFPGAベース・プロトタイピング向けソフトウェア・ツールは、FPGAベース・プロトタイピング・システムであるシノプシスHAPSシリーズ、およびカスタム構築したASICプロトタイプをターゲットにする世界の数多くの設計者に利用され、生産性を最大限に向上させています。

FPGAベース・プロトタイピング・ハードウェアHAPSシリーズ向けのデザイン実装自動化/デバッグ・ソリューション
もし貴方がシステム・バリデーションやハードウェア/ソフトウェア統合の業務に関られた経験をお持ちでしたら、プロトタイプ開発プロジェクトがスケジュール的にいかに過酷なものであるか痛感されていることと思います。開発者は、運用可能なプロトタイプを、RTLデザインと検証が完成してから数週間、場合によっては数日で完成させなければなりません。いかにしてプロジェクト遅延を引き起こすことなく最短期間でプロトタイプを完成させることができるか、この点にフォーカスしてHAPS ProtoCompilerは開発されました。
プロトタイプ開発期間を短縮し、かつシステム性能を最大限引き出すHAPS ProtoCompilerの主な特長には次のようなものがあります。

  • 並列処理、ランタイム最適化、デザイン・イタレーション短期化を実現する機能により、RTLやIPが完成してから数日以内に運用可能なHAPSシステムを完成できます。
  • 最大規模のHAPSシステムにも対応すべく2億5前万ASICゲート・デザインの実装が可能となっているため、現在だけでなく将来のSoC/ASICプロトタイプ開発プロジェクトにも安心してご使用いただけます。
  • 制約ドリブン・パーティショニング、FPGA I/Oのハイスピード・タイムドメイン・マルチプレクシング、システムレベル配線自動化により、システム・クロック性能を最大限引き出します。
  • シングル/マルチFPGAに展開したデザインのデバッグ用に大容量のストレージ・オプションが用意されているため、長時間の信号データを格納でき、デバッグ時の可視性も向上します。
  • ARM® AMBA®ならびにSCE-MI準拠のトランザクタレベル・インターフェイスが、ハイブリッド・プロトタイプの構築を容易化します。

カスタムボード向けのFPGAベース・プロトタイピング・ソフトウェアについては、Synplify PremierならびにCertifyをご参照ください。


FPGAベース・プロトタイピングのハードウェア/ソフトウェア・フロー

シノプシスは、業界随一の幅広いSoC設計向けシリコン実証済みIPソリューションをご提供しています。 HDMI、MIPI、SATA、USB、オーディオ・サブシステム、ARCプロセッサなど、業界で広く使われているDesignWare IP製品について、HAPSと互換性があるサンプル・デザインをご利用いただけます。
DesignWare IPとHAPSを併用することにより、以下のような一般的なプロトタイピング作業が容易になります。
  • コントローラとPHYインターオペラビリティ検証
  • システムの準拠テスト
  • サブシステム統合
  • ファームウェア/ソフトウェア開発

HAPSシステムに搭載したDesignWare IPのデモンストレーション・ビデオをご覧ください。

インターフェイスおよびSoC検証向けに開発されたHAPSシリーズ・ドーターボードの詳細をご覧ください。

シノプシスのDesignWare® IPを統合したSoC設計向けの統合デザイン/プロトタイピング・フローは、RTL/IP設計からFPGAベース・プロトタイプや最終ASICシリコンへの移行を容易にします。 シノプシスcoreConsultantツールは、HAPS ProtoCompilerを使用したHAPSプロトタイプや、シノプシスのGalaxyインプリメンテーション・プラットフォームを使用したASICへのDesignWare® IPのインプリメンテーションをガイドします。



NewsArticlesSuccess StoriesWhite PapersWebinarsVideos