Certify 

高性能なハードウェア・プロトタイプ実装 

概要
Xilinx Virtex-7やAltera Stratix-Vでプロトタイプを開発されている設計者の皆様は、Certifyを活用してASICデザインをデバイス上に実装/分割できます。複数のFPGAを搭載したプロトタイピング・ボード上へのデザイン分割と実装が容易になります。

HAPSを用いたプロトタイピングをお考えでしたら、短時間で効率の良いプロトタイプ開発をサポートするProtoCompilerをご参照ください。

Key Features
  • ハードウェア・プロトタイピングによく用いられるXilinx Virtex-7やAltera Stratix-Vデバイスに対応
  • Verilog HDLシンタックスのカスタム・ボード記述を生成
  • ASIC向けRTLソースコードやDesignWare IPを複数のFPGAに自動マッピング
  • 自動/手動によるデザイン分割
  • Swarm Intelligence Partitioning Engine (SWIPE) を用いて、さらなるデザイン分割案を検討
  • インタラクティブな分割プロセスで、FPGAリソースの使用状況を即時把握
  • SDC(Synopsys Design Constraint)制約条件を使用したタイミング管理
  • 業界標準のSynplify Premierシンセシス・エンジンを搭載
  • FPGA上のデザインをシミュレータ・ライクに可視化するRTLデバッガ Identifyを搭載
  • HAPS®-70シリーズのマザーボード/ドーターボードのライブラリにより、プロトタイピングのプランニングとインプリメンテーションを迅速化
  • High-Speed Time Domain Multiplexing (HSTDM) I/Oの共有により、FPGA接続領域が増加。
PDF データシートのダウンロード

Certify
図1: フローベースのGUIで操作手順を分かり易くガイド

デザインのインプリメンテーション
ASICデザインのプロトタイピングをFPGAベースで実行するには、ASICゲートレベル・コンポーネントやゲーテッド・クロック・ツリー構造などデザインの一部要素をFPGAインプリメンテーション・ツールで認識できる構造に変換する必要があります。しかしこれらの要素を人手で編集するのは極めて困難で時間もかかります。Certifyは、これらのASIC特有の構造を認識して等価なFPGA構造に自動で変換します。

パーティショニング
Certifyの「自動モード」では、直感的なフロー・ドリブンのGUI環境でユーザーによる操作をほとんど必要とせず基本的なデザインを分割できます。複雑なデザインの場合は、フロー・ドリブンのGUIの指示に従って分割処理を完了できるほか、FPGAパーティション間のI/Oピン数を抑えるI/Oピン多重化機能などのユーティリティも利用できます。ユーザーは短時間で機能分割を実行し、Certifyの高度な機能を利用してこれらの分割を最適化できます。

パフォーマンス
Certifyは、業界標準のSDC(Synopsys Design Constraint)フォーマットで定義したシステム・タイミング制約条件をサポートしているため、複数のFPGAにデザインを分割実装する場合でも全体的なASICのタイミングを正確に再現できます。またCertifyには、ハードウェアのプログラミング前にプロトタイプのパフォーマンス予測を示したタイミング・レポートを出力する機能もあります。Certifyなら、複数のFPGAにデザインを分割実装した等価なプロトタイプ上での開発でも、ASICのタイミング制約条件を確実に満たしつつ作業できます。さらにHigh-Speed Time Domain Multiplexing (HSTDM) テクノロジにより、HAPSボード上のFPGA接続容量を増加できるため、システムパフォーマンスが大幅に向上します

FPGAベース・プロトタイピング・フローとの統合
CertifyにはHAPSシステム用のボード記述が組み込まれているため、セットアップの作業がほとんど不要です。HAPSはHSTDM(High-Speed Time Domain Multiplexing)によりFPGA間の接続スピードを最大限に高めていますが、CertifyはこのHAPSの信号を自動的に利用できるように開発されているため、最大限のパフォーマンスを引き出せます。CertifyはFPGAシンセシス・エンジンとして業界をリードするSynplify Premierを使用して、ターゲットFPGAへの最適なマッピングを実現します。Synplify PremierはデバッガのIdentifyとも統合されており、デザインの特にクリティカルな部分については高度なデバッグ機能を利用して信号を観測できます。

Certify
図2: マルチFPGAベース・プロトタイピング・インプリメンテーションの鍵となるCertify



NewsArticlesSuccess StoriesWhite PapersWebinarsVideos