HAPS®-70シリーズ 

高性能で拡張性の高いハードウェア・プロトタイプ 

HAPS-70シリーズは、操作性に優れたコスト効率の高いハードウェア・プロトタイピングシステムです。 HAPS-70シリーズを使用すれば、開発早期段階でのハードウェア/ソフトウェア統合とシステムレベル検証を、実機と同等のインターフェイスを用いてリアルタイムの実行速度で行うことができます。

HAPS-70 Product

HAPS-70シリーズの詳細については、最寄のシノプシス営業拠点 にお問い合わせいただくか、physical-prototyping@synopsys.comまで電子メールでご連絡ください。

 
HAPS-70の機能:
  • 1200万から2億8800万ASICゲートまで実装できる拡張性を備えたモジュール化システム・アーキテクチャにより、IPブロック単体からSoC全体を構築するプロセッサ・サブシステムまで幅広いデザイン規模に対応。50~400万ASICゲート規模のシステム向けには、HAPS Developer eXpress(HAPS-DX)をご提供しています。2億8800万ASICゲートを越すシステム向けには、HAPS-80 Seriesをご提供しています。
  • 機能拡張したHapsTrak 3 I/Oコネクタ・テクノロジと高速光時分割多重により従来のピン多重と比べてデータ・スループット性能が最大3倍向上
  • システムの定義と構築をサポートするユーティリティによりハードウェア・アセンブリを高速化し、プロトタイプの電気機械的健全性を確保
  • 先進の電力・冷却管理
  • デザイン・プランニング・ツールによりブロックレベルの個別IP検証から完全なシステム統合までのプロセスを効率化し、プロトタイプ完成までの期間を2〜3カ月単位で短縮
  • 可視性が100倍向上し、デバッグのトレースバッファ・データのダウンロード時間が8倍高速になってデバッグ効率が向上
  • ハイブリッド・プロトタイピングなどの高度な用途を提供
  • 9機種からなるHAPS-70 システムを組み合わせることにより、1200万〜2億8800万ASICゲートに対応
  • DesignWare IP Protoryping Kitとの互換性を確保
HAPSシリーズの付属品ならびに関連ソフトウェア

高性能
HAPSファミリはその優れた性能によって、IPブロック単体からCPUサブシステムを統合した完全なシステムに至るまでの幅広い検証シナリオに対応し、業界をリードしています。 シノプシスの次世代FPGAベース・プロトタイピングシステム、HAPS-70シリーズについてシノプシス・ソリューション・グループ 上級副社長兼ジェネラルマネージャーのJoachim Kunkelがご紹介します。

HAPS-70のご紹介ビデオ

優れた容量拡張性
モジュール式のハードウェア・アーキテクチャと最先端の大容量FPGAテクノロジを採用したHAPS-70シリーズは1200万〜2億8800万ASICゲートに対応します。

高度な可視性
複数FPGA間でのシームレスなデバッグ可視性と多岐にわたるトレース格納オプションをご提供しているため、プロトタイプ・リソースへの影響を最小限に抑えて、内部状況への高度なアクセスと制御を行うことが可能です。

HAPS Deep Trace Debugのビデオ

プロトタイプ構築が容易
業界をリードするEDAベンダのIPおよびASIC 向けRTLからFPGAへの実装テクノロジを採用することで、高性能プロトタイプの実現にかかる工数を削減します。

接続オプション
FPGAベース・プロトタイピング・ユースとして単独使用する場合にHAPS-70が多くのメリットをご提供するのはもちろんですが、RTLコ・シミュレーションを実行する場合でも、その優れた接続性によってRTLシミュレーション環境からの移行を容易にし、トランザクション・ベース検証を実行したい場合にはSystemC/TLMモデルを統合したハイブリッド・プロトタイピング・システムを構築できるため、従来なし得なかった短期間でSoCプロトタイプを実現できるという長所があります。

HAPS独自のデザイン・プランニング機能
FPGAベース・プロトタイピングのためのデザインプランニング・ツールは、個別IPからサブシステム、SoC全体のプロトタイピングに至るまで、あらゆるサイズのプロトタイプの短期開発に対応すべく最適化されていなければなりません。デザインの準備とプランニングは、以下のような要因から非常に時間のかかる作業になっています。

  • 何度にも及ぶイタレーションが発生し、コンパイル実行時間も長いため、IPやHDLのチェック作業にも遅れが生じ易い
  • FPGAデバイスのクロック・アーキテクチャに適合させるためのゲーテッド・クロック変換作業に時間がかかる
  • 複数のFPGAにまたがるデザイン分割案の現実性の確認作業を自動化しきれていない
  • 開発期間中に発生する設計変更により、プロトタイプ再構築が必要になり開発期間が長期化する

HAPS-70シリーズ向けプロトタイピング・ソフトウェア ProtoCompilerは、プロトタイプ開発にかかる時間を最小限に抑えるため以下のような機能を搭載しています。

  • HDLソースコード・チェックの効率を最大限高めるHDLコンパイル機能
  • 非常に短い実行時間で、最高のシステム・クロック性能を実現するクロック変換機能
  • 並列処理によるデザイン分割/合成実行速度の高速化
  • 高速かつ自動化された制約ドリブン・パーティショニングとシステムレベル配線
  • 事実上無制限の容量
  • 新しいデータモデルにより設計変更時の手戻りポイントを最短化
  • Tclベースのコマンド・インターフェイスによる作業効率化
  • HAPS-70システムのXilinx Virtex-7高速ピン・ペアの自動タイムドメイン・マルチプレクシング

将来はこちら:ProtoCompiler

接続機構とデバッグ機能
ProtoCompilerの RTLデバッガとHAPSインターフェイスキットのUMRBus(Universal Multi-Resource Bus)により、HAPSをホスト・ワークステーションに接続してシステム・モニタリング、RTLデバッグ、より詳細な検証を実行できます。 HAPSシステムとの緊密な統合により、FPGAのRTLデバッグを容易にする機能に加えて、大規模なデバッグおよびシステムの接続に対応する以下のようなシノプシス独自のソリューションを実現します。

  • 複数のマザーボードとドータボードを使用したシステムを迅速にアセンブリし、HAPS対応のハードウェア・クエリによってプロトタイプの健全性を確認します。また、クロックの有効性、HSTDMリンク、UMRBus接続の状態を確認します。
  • HAPS Deep Trace Debug (HAPS DTD) を使用することで、サンプリング・データの格納容量が最大8ギガバイトに向上
  • HAPSおよびホスト・ワークステーションとHAPS UMRBusインターフェイス間のデータ・ストリーミングによってプロトタイプの状態の可視性が向上
  • 外部ロジック・アナライザとの併用により、高度なトリガと大容量のサンプル・ストレージを実現。HAPSのリアルタイム・デバッグ(RTD:Real Time Debug)オプションとHAPS Mictorドータボードを使用してRTLを実装した後、AgilentまたはTektronix Logic Analyzerを簡単にプログラミングしてHAPSシステムに接続することができます。

トラブルシューティングとデバッグを容易化
HAPS Deep Trace Debug、およびFPGAベース・プロトタイプのトラブルシューティングを容易にし、RTLのバグをすばやく特定できるその他のシノプシス製ツールの詳細については、ここをクリックしてください。



ArticlesBlogsDatasheetsSuccess StoriesWebinarsVideos