Platform Architect 

SoCアーキテクチャのパフォーマンス/消費電力解析と最適化 

スプレッドシートはデータの集計には適していますが、パフォーマンスや消費電力を推定して設計の意思決定を行うには静的なスプレッドシートの精度では不十分で、ダイナミック・シミュレーションが必要となります。しかし伝統的なRTLシミュレーションは時間がかかりすぎる上、システムのパフォーマンス解析に必要なコンフィギュレーションの柔軟性や可視性も得られません。また、パフォーマンス解析の時点では、まだRTL自体が利用できない場合もあります。こうした理由により、過剰設計や過小設計、コスト上昇、スケジュール遅延、リスピンなどのリスクが発生します。

Platform Architectは、アーキテクトやシステム設計者がマルチコアSoCアーキテクチャのパフォーマンス/消費電力解析と最適化を開発早期段階で効率よく行えるようにSystemC TLMツールとメソドロジを提供します。また、シノプシスがご提供するアーキテクチャ設計モデルCoStart支援サービスを併用するとアーキテクチャ設計の期間をさらに短縮できます。

PDF データシートのダウンロード

 
特長
  • ハードウェア/ソフトウェア分割とパフォーマンス最適化
  • SoCインターコネクトとメモリー・サブシステムのパフォーマンス/消費電力を最適化
  • トラフィック・ジェネレータやサイクル精度TLMインターコネクト・モデルを使用した効率的なアーキテクチャ検討
  • 回路動作/パフォーマンス/消費電力解析結果の統合可視化機能で根本原因解析をサポート
  • 感受性解析をサポート(スプレッドシートでパラメータ入力、解析結果をスプレッドシートで表示)
  • サイクル精度のTLMプロセッサ・モデルを使用したハードウェア/ソフトウェア・バリデーション
  • IEEE 1666 SystemC TLM-2.0標準に準拠した環境

Platform Architectは、次世代SoCアーキテクチャのシステムレベル・パフォーマンス/消費電力の計測、コンフィギュレーション、シミュレーション、解析を標準のSystemC TLMに基づいたグラフィカルな環境で行えるソリューションです。Platform Architectは、特に組込みシステム設計でグローバル・インターコネクトやメモリー・サブシステムなどSoCインフラストラクチャのコンフィギュレーションを検討し、システム・パフォーマンス、消費電力そしてコストの目標に合わせてシステム全体を最適化できるように設計されています。

TATの短縮、強力な解析結果表示、豊富なIPモデルなどの特長を備えたPlatform Architectは、ARM AMBAベースのSoCにおけるシステムレベル・パフォーマンスの解析や最適化ソリューションとして業界をリードしており、世界中の大手OEM企業(システムメーカー、最終製品メーカー)や半導体企業に採用されるなど、量産環境での実績も豊富です。 P>

アプリケーション・タスク・マッピングによるハードウェア/ソフトウェア分割とパフォーマンス最適化
アプリケーション・タスク・マッピング(ATM)を利用して、アーキテクトは最終製品のアプリケーションのタスクドリブン・ワークロード・モデルを作成できます。
  • 汎用タスク・モデルを使用して「タスク・グラフ」と呼ばれるアプリケーションのSystemCパフォーマンス・モデルを容易に作成
  • タスク・グラフを使用して並列アプリケーション・タスクのパフォーマンス・ワークロードをVPU(Virtual Processing Unit)のタスク・ドリブン・トラフィック・ジェネレータにマッピング
  • シミュレーションとタスク解析を実行し、アプリケーション・ソフトウェアが利用可能になる前にハードウェア/ソフトウェア分割を最適化してシステム・パフォーマンスを最大化
  • タスク・グラフはタスク・ドリブン・トラフィック・ジェネレータとして完全に再利用でき、トレース・ドリブン・トラフィック・ジェネレータと組み合わせてインターコネクトとメモリー・サブシステムのパフォーマンスを最適化
トレース・ドリブン・トラフィック生成を使用したインターコネクトとメモリー・サブシステムのパフォーマンス最適化
トレース・ドリブン・トラフィック生成を利用すると、アーキテクトはバックボーンのSoCインターコネクトやグローバル・メモリー・サブシステムの最適化とパフォーマンス・バリデーションに関連する課題の解決に専念できます。
  • トラフィック・ジェネレータを用いてダイナミック・アプリケーション・ワークロードをモデリングし、ソフトウェアが利用可能になる前の早期段階でシステム・パフォーマンスと消費電力を計測
  • シミュレーションでパラメータ・スイープを実行してパフォーマンス・データを解析し、あらゆるアーキテクチャ構成についてすべてのトラフィック・シナリオを検討
  • トランザクション・トレーシングや統計的解析結果をグラフィカルに表示する強力な可視化ツールを利用して、パフォーマンス・ボトルネックを発見し、その原因をつきとめ、個々のパラメータ(または複数のパラメータの組み合わせ)がシステム・パフォーマンス/消費電力に与える影響を調査
  • こうして得られた実行可能な仕様を用いて、あらゆる動作条件下でSoCのすべてのコンポーネントのレイテンシ、帯域幅、消費電力の要件を満たせるSoCインターコネクトとメモリー・サブシステムを適切にサイジング
プロセッサ・モデルとクリティカルなソフトウェアを使用したハードウェア/ソフトウェア・パフォーマンス・バリデーション
アーキテクチャ検討が完了したら、トレース・ドリブンとタスク・ドリブンのトラフィック・ジェネレータをサイクル精度のプロセッサ・モデルで置き換えてアーキテクチャ候補のパフォーマンス・モデルをさらに洗練します。
  • これにより、アーキテクトは利用可能なパフォーマンス・クリティカル・ソフトウェアを使用してアーキテクチャ候補のバリデーションを実行
  • ソフトウェアとハードウェアの解析結果を同時に表示することでシステムレベルの可視性が向上、パフォーマンス/消費電力の測定や目標達成の確認も容易
IEEE 1666-2011 SystemC TLM-2.0標準に完全準拠の環境Platform Architectは、IEEE 1666-2011 SystemC TML-2.0 Language Reference Manual(LRM)との完全な互換性を備えたネイティブなSystemC環境です。この環境では、以下のような抽象度が混在したモデルのアセンブリ、シミュレーション、解析が行えます。
  • 業界標準のIEEE 1666-2011 TLM-2.0とAccellera System Initiative (ASI)を採用した標準ベースのSystemC TLM。オープンなシノプシスSystemC Modeling Library(SCML)APIライブラリにより、再利用性の高いTLM-2.0ベースのペリフェラル・モデリングが可能
  • SystemC/HDL協調シミュレーションとシノプシスVCSや他社製HDLシミュレーション環境の混在により、RTLメモリー・コントローラとその他のIPコンポーネントの再利用が可能
  • Platform Architectでアーキテクチャ解析に使用したモデルを適宜再利用し、シノプシスのバーチャル・プロトタイピング・ソリューションによるバーチャル・プラットフォームの作成やソフトウェア開発/ソフトウェアドリブン検証を短期間で実行可能


NewsArticlesBlogsDatasheetsSuccess StoriesWebinars