MVSIMを用いたVCSネイティブ・ローパワー・シミュレーション

ローパワー設計のシミュレーションの課題

電圧が一定であるという前提のもとに設計のシミュレーションを行うのではもはや不十分です。低電圧スタンバイの状態になる場合やDVSモードを使う場合など、最近の多くの設計では動作中に電圧が変化するため、シグナル値とタイミングを正確に把握するには、シミュレーションが電圧レベルを理解することが必要です。電圧状態の遷移は、電圧とそのロジックに与える影響のダイナミックな特性を理解する必要があります。出力結果は、入力だけでなく、これらの値の電圧レベルも考慮した関数となります。従来の（「常時オン」）シミュレーションでは結果が不正確になり、バグが見落とされてシリコンの機能に影響を与えかねません。

さらに、多電圧設計には、多電源レールとは異なる電圧で動作する設計パーツが存在します。従来のシミュレータは、異なる電源の電圧と何がそれを駆動しているかの関係を理解する機能をもたないので、シミュレーションで検出できなかった不具合がシリコン上の不具合につながる可能性があります。

ローパワー設計でのパワーオン・リセットは、先にパワーアップしたドメインが次のドメインのパワーアップを補助する、という具合に、厳密に定義された順序でパワー・ドメインをオンにします。ローパワー設計を完全に検証するには、パワーオン・リセットが起こっている間の電圧遷移と依存関係を理解する必要があります。

VCSとMVSIMネイティブ・ローパワー（"NLP"）モード

MVSIMはVCS®と共に働き、インプリメンテーション・フローに先立つRTLなど、UPFで定義されたパワー・ネットワークを完全に理解することにより、電圧レベルを考慮したシミュレーションをネイティブに実行します。これにより、パワー・マネージメントのための高度な電圧制御手法を用いたデザインの正しい動作を総合的に検証し、致命的な問題を引き起こす可能性があるローパワーのバグを設計工程の非常に早い段階で捕捉できます。 

主な機能と利点

• パワーゲーティングやリテンションなどの高度なローパワー手法を用いた設計を高精度にシミュレーションすることにより、ローパワーのバグを早期に捕捉
• 電圧レベルを考慮したシミュレーションにより低電圧スタンバイやDVSを使った設計を正確に検証
• マルチレール・マクロをモデル化し、正しくシミュレーションする構造により、多電源設計のバグ検出率を向上
• デザイン解析とローパワー設計意図に基づく組み込みの自動アサーションにより、未発見のバグ残存のリスクを軽減し、検証の生産性を向上
• カバレッジ結果の自動トラッキングとレポートにより、検証の進行状況をモニタすることが可能
• 実績ある、業界標準のローパワー設計フォーマットであるIEEE 1801-2009 [Unified Power Format（UPF）]をサポート

VCSネイティブ・ローパワー・フロー

VCSとMVSIMは、同じVerilogまたはVHDLのRTLまたはゲートレベルのネットリスト表現を標準フローとして検証対象にし、同じテストベンチを標準フローとして使用できます（これにより、ローパワー・チェックが強化されました）。ただし、ネイティブ・ローパワー・フローでは、設計およびテストベンチと共にVCSにロードされるUPF形式のファイルでローパワー設計意図を指定する必要があります。MVSIMとVCSを共に使うことにより、UPFを読み取り、そこに定義されたパワー・ネットワーク全体をモデル化し、ローパワー・ポリシーと電圧イベントを正確に理解できます。ネイティブ・ローパワー・モードのVCSは、多電圧チェックに関連するすべての違反のエラー/警告レポートとログ・ファイルを出力します （一方MVSIM単体は、VCSおよびサードパーティ・シミュレータ向けのレガシPLIフローを引き続きサポートします）。