高精度で包括的なローパワー・シミュレーション
ローパワー設計手法の導入が急速に拡大し、ASICおよびSoCでモバイル機器、サーバー、ネットワークなど最近のエレクトロニクス製品に必要とされる高度なパワー・マネージメントをサポートできるようになっています。先進のローパワー技術では、消費電力を詳細に管理するためにパワーゲーティング、リテンション、低電圧スタンバイ、Dynamic Voltage Scaling(DVS)などの洗練された電圧制御手法を採用しています。デザインはパワー・ドメインごとに分割され、1つまたは複数のローパワー設計技術によって個別に制御されます。ますます厳しくなる消費電力の要件により、多電源を使うことが必須となっています。ローパワー設計には普通、複数のモードがあり、それぞれのモードが1つまたは複数のパワー・ステートと相関しています。ローパワー設計の包括的な検証では、すべての電圧状態の検証だけでなく、一つの動作モードから別のモードに移る際の特定の電圧遷移とそのシーケンスの検証が必要となります。非常に複雑なシナリオのたった一つのバグがシリコンの機能不良を引き起こすことさえあります。