Verdi Power-Aware Debug

Verdi Power-Aware Debug

概要

パワー・ゲーティング、ステート・リテンション、ボルテージ・アイランド、ダイナミック・ボルテージ/周波数スケーリングなどのローパワー設計手法がSoC設計に新次元をもたらし、ローパワー検証の複雑性とパワーを考慮した専用デバッグ・ソリューションに対する需要が飛躍的に増大しています。設計を台無しにするバグを設計フローの早期段階で発見するには、簡単で効率的なローパワー・デバッグが必要です。そのためにはデザインとそのパワー・インテントを統合的に可視化することと、パワー・インテントがデザインに与える影響を理解し認識することが必要です。

シノプシスのパワーを考慮したVerdi®デバッグ・ツールは、パワー・インテントがデザインに与える影響の解析を可能にし、パワーに関連するエラーの原因の可視化とトレースのプロセスを自動化することにより、想定外のデザインの動作のデバッグにかかる時間を短縮します。また、Verdiの中心となるデバッグ機能と表示に加え、包括的なデザイン表示、パワー・インテントの可視化、デバッグ自動化機能を備えて、完全にパワーを考慮したデバッグ・フローを実現します。