Download Brochure
Contact Us
Contact Us
Contact Us
  • ソフトウェア・インテグリティ
  • ツール
  • サービス
  • トレーニングと研修
  • ソリューション
  • リソース
  • Blog
お問い合わせ
  • 会社
  • 会社
  • 投資家情報
  • コミュニティ
  • ニュースルーム
  • リソース
  • 採用情報
All Synopsys
+ シリコン設計および検証 + IP + ソフトウェア・インテグリティ + 会社
Support
SolvNet Software Integrity Customer Community
各国サイト
中文网站 中文網站 Сайт Россия English Deutsche Webseite

CustomSim Circuit Check

CustomSim Circuit Check（CCK）は、シミュレーションを実行する前にデザインや性能の問題を自動検出し、回路の潜在的な問題をレポートすることによってシミュレーション時間の無駄を省きます。検証範囲を拡大し、シミュレーションで見落とされる潜在的な問題箇所を発見します。

パラメトリック・チェック

Circuit Checkでは、ネットリストをスキャンして次のような一般的なジオメトリおよび電気パラメータのエラーを検出します。

  • MOSFET W、L、ドレイン/ソース領域、周囲長、tox
  • 各デバイス・モデルにユーザー制限を設定可能
  • キャパシタの値
  • シミュレーション温度
パラメトリック・チェック

デザインおよび電気的ルール・チェック

CCKはシミュレーションに先行して次の接続およびバイアス・エラーを検出します。

  • フローティングMOSFETゲート
  • 順方向バイアス・ダイオード、バルク・ノード
  • VddまたはGNDへのパスが無い
  • 短絡ノード: PMOSからGND、NMOSからVdd

CCKはシミュレーション時に次の事項をモニタします。

  • ノード間の最小/最大電圧
  • 素子過電流
  • 順方向バイアス状態
デザインおよび電気的ルール・チェック

デジタル論理/メモリー診断

CCKは時間のかかるデバッグ作業の問題をなくします。

  • 過渡シミュレーションの前に未初期化のラッチを特定
  • スタック・ノードの検出
  • NMOS、PMOSデバイスの過剰直列接続をレポート

CCKは論理パスをトレースします。

  • インタラクティブ・デバッグ・モード
  • 状態変更の原因を検出
デジタル論理/メモリー診断

タイミング・チェック

CCKはトランジスタレベルのスタティック・タイミング解析を行います。

  • エルモア遅延の計算
  • Vddへの上昇パス、GNDへの下降パス

ダイナミック・タイミング解析:

  • CCKがソース・ノードとターゲット・ノード間のすべてのパス遅延をトレース
タイミング・チェック

シグナル・インテグリティ

CCKのスタティック・クロストーク解析には次の機能があります。

  • 浮遊寄生容量に接続している遅延パスの測定
  • 潜在的なノイズ・グリッチの計算
  • 急速な下降と低速な上昇の特定
シグナル・インテグリティ

低消費電力設計手法とリーク検出

DCリークの検出:

  • スタティック・チェックにより電圧源間で電流リークが生じているパスをレポート

シミュレーション時にスタンバイ電流をモニタして次の問題を突き止めます。

  • 複数の電源ドメインから潜在的なリーク・パスを検出
  • High-Zノードを特定し、GND/Vddのリークをテスト
低消費電力設計手法とリーク検出

シノプシスとHelic社がEM認識型のアナログ/RFカスタム設計統合フローを提供

HSPICE、CustomSim、FineSimがTSMCの7-nm FinFET Plusノード向け認証を取得

Webinar

CustomSimのモンテカルロ手法を用い、設計の堅牢性検証を加速

DAC 2017回路シミュレーション・ランチイベント・ビデオログ: 高度なノードにおける堅牢なAMS設計の促進

HSPICE Webisodeシリーズ: S要素、アイ・ダイアグラム、IBIS-AMI、RUNLVL、モンテカルロ、MOSRAなどに関するヒント

検証ソリューション

Articles
Blogs
Datasheets
Events
News
Newsletters
Success Stories
Technical Papers
Tools
Videos
Webinars
White Papers