【VC Formal ウェビナー】

VC Formal SEQ による
シーケンシャル等価性検証のご紹介

 

本ウェビナーは終了いたしました

フォーマル検証ツール VC Formal には、検証を効率的に行うことが可能な、さまざまなアプリケーションがあります。

その中のひとつであるシーケンシャル等価性検証 (SEQ:Sequential Equivalence Checking) についてご紹介いたします。

 

シーケンシャル等価性検証(SEQ)では、Formality では検証が難しかったレジスタ・リタイミング、パワー最適化のためのクロック・ゲートの挿入など、内部の順序回路の構成が異なるケースにおいても等価検証が可能です。

また、ユーザーによる SVA 実装は不要で、2つの RTL とシンプルな実行スクリプトだけで簡単に検証を行うことができます。

 

本ウェビナーでは VC Formal SEQ の概要から具体的な実施方法、さらには収束問題の対応方法まで、シーケンシャル等価性検証のフロー全体をご紹介いたします。

 

フォーマル検証を使用した検証品質ならびに効率向上にご興味のある方は、ぜひともご参加ください。

 

◆ アジェンダ 

  • VC Formal SEQ 概要
  • SEQ のユースケース紹介
  • 検証実施方法(スクリプト等)
  • 収束問題の対応方法
  • デモ
  • Q&A

※ プログラムは変更される場合がございます。ご了承ください。