Synopsys-Ansys RedHawk Fusion ワークショップ

シノプシスとAnsysは、配置配線ツール IC Compiler II/Fusion Compiler上でご活用いただけるインデザイン・パワーインテグリティ・ソリューション Synopsys-Ansys RedHawk Fusionをご提供しています。IC Compiler II/Fusion Compilerの業界最高水準のPPT最適化ソリューションと、業界標準レール解析ソリューション RedHawkを活用した完全なレール解析統合設計フローです。これにより配置配線設計者は、使い慣れたIC Compiler II/Fusion Compilerコックピットから、設計フローの要所要所でスタティック/ダイナミック・パワー解析ならびに早期段階でのパワーグリッド・インテグリティ・チェックを実行することができます。

ポイントツールで発生する多数の設計ステップを単一コマンドで実行可能にすることにより、設計生産性が大幅に向上し、IC Compiler II/Fusion Compiler環境内でIRドロップ・マップをシームレスに可視化できるため、問題点のデバッグをより迅速に実行でき、ECOにかかる期間を短縮することができます。デザインに潜在する結果がRedHawkのIR解析エンジンによって生成されるため、設計者は、最終的なドロップ・サインオフ解析で予期せぬ不具合に遭遇することなく設計収束を達成することが可能となりました。

本セミナーでは、RedHawk Fusionの主要機能ついてシノプシス、Ansys両社のエキスパート・エンジニアが、デモも交えてご説明いたします。奮ってご参加ください。

  • IRを考慮したフィジカル設計を実現する新しいテクニックとベストプラクティス
  • パワー・インテグリティ収束を短期間で達成するメソドロジ
  • PrimeTimeによるIRドロップを考慮したTimingサインオフ
  • RedHawk Fusion、RedHawk-SC、PrimeTimeならびにPrimeSheildがもたらす相乗効果


SoC設計エンジニアならびにサインオフ・エンジニア、プロジェクト・マネージャーに最適なコンテンツをご提供いたします。

ライブ配信 - 2021年4月7日終了

アーカイブ視聴 - 下記ボタンよりお申込みください

  お申込みはこちら   - ご登録後にご視聴案内メールをお送りいたします

 

アジェンダ 


13:30 レイル解析サインオフを統合した自動最適化機能によりECOループを大幅に削減!

日本シノプシス
デジタルデザイン・グループ
シニア・アプリケーション・エンジニア

芝 直志
 

ANSYS®社のスタンダードなレイル解析サインオフ・プラットフォームRedHawk™と、シノプシスの配置配線ソリューション IC Compiler II™/ Fusion Compiler™を緊密に統合したインデザイン・ソリューション RedHawk Analysis Fusion、ならびに各レイアウトのステップに即した自動的なドロップ最適化機能を有するシノプシス・パワー・インテグリティ・デザイン・フローをご紹介します。

短期間でのデザイン検討、問題点の洗い出し、最適化といった様々な機能を配置配線実行中に活用できる事により、設計工程の後期でのデザイン修正を削減し、RedHawk™ による最終的なチップ-パッケージ-システム・サインオフ解析との一貫性を確保する事ができます。

 

14:10 レイル解析結果をフィードバックした IRドロップSTAフロー

日本シノプシス合同会社
デジタルデザイン・グループ
シニアスタッフ・アプリケーション・エンジニア

立石 誠司

ANSYS®社のAnsys RedHawk-SCとの連携により、従来PrimeTimeにて行われていたIRドロップSTAのインターフェイスを大きく簡略化する事ができるようになりました。

PrimeShieldのVmin解析を組み合わせることにより、IR クリティカルなパスに注力したレイル解析をAnsys RedHawk-SCプロダクトと連携して実行し、よりポイントを絞ったIRドロップSTAを実施。IRクリティカルなパスのIRドロップSTAを効率的に実施いたします。

 

14:25 休憩

 

14:35 アドバンスト・ノード対応ビックデータ・パワーインテグリティ・ソリューション、プロトタイプからサインオフ 

アンシス・ジャパン株式会社
セミコンダクタ BU
シニアAEマネージャー

髙橋 昌也 様

Ansys SeaScapeプラットフォームのフラッグシップ・プロダクトであるAnsys RedHawk-SCをご紹介いたします。大規模複雑化するチップ検証において、柔軟に対応可能な分散CPUおよびディスクを扱える新しいElastic Computingを使用することで、ストレスなく検証・デバックが可能となります。マルチシナリオ・データ解析、MLを有効活用したチップノイズ解析、先端プロセス・ノードに対応したEM 検証、SelfHeat検証に加え、パッケージを含んだダイナミック解析の新しいアプローチ、ブロック階層処理であるロールアップ技術の使用によるデバック時間短縮についてもご説明いたします。マルチ・シナリオの効率化による検証カバレッジ向上がもたらすデザイン・クオリティの向上や、増加傾向にある3DICストラクチャでのアンシスのマルチ・フィジックス解析フローも是非ご覧ください。

 

15:35 デモ

日本シノプシス
デジタルデザイン・グループ
シニア・アプリケーション・エンジニア

芝 直志

RedHawk Fusion Optimizeデモ:

-IR Driven Placement
-IR Aware PG Augmentation

RedHawk Analysis Fusionによる高精度な解析結果をベースとし、各レイアウト・ステージに即したIRドロップの予防と最適化機能の実演

 

PrimeTime Voltage Aware STA デモ:

RedHawk-SCとPrimeTimeとのコラボレーションを用いたIRドロップを含むタイミング解析の実演

 

16:35 まとめ (16:40 終了予定)

※ プログラムは変更される場合がございます。ご了承ください。