- シリコン設計および検証
- 製品
- ソリューション
- リソース
- サービス
- コミュニティ
- トレーニング
- ソフトウェア・インテグリティ
- ツールとサービス
- 統合
- ソリューション
- トレーニングと研修
- リソース
- Blog
- 会社
- 会社
- 投資家情報
- コミュニティ
- ニュースルーム
- リソース
- 採用情報
Memory VIP Workshop
本ハンズオン・テクニカル・ワークショップでは、DDR5、LPDDR5、GDDR6、HBM3、DFIなどの最新メモリー規格に関する情報をご提供するとともに、シノプシスのメモリー向け検証用IP(VIP)ソリューションを用いた、JEDECベース・デザインにおける検証の迅速な収束方法についてご説明します。ご説明だけでなく実際の演習を通じ、DDR5/4/3、LPDDR5/4/3、eMMC、HBM3/2e/2、GDDR6、DFIなど、最新のメモリープロトコルを含む複雑なSoC設計の検証を成功させる方法を学習いただきます。
メモリーベースの設計をIP、サブシステム、SoCレベルで検証できるようにする、さまざまな検証テクニックを学んでいただけます。
ご参加は無料です。この機会をぜひお見逃しなく！
日 時 / 場 所：
2020年2月27日(木) 13:00-17:00 (受付開始 12:30～)
日本シノプシス合同会社 東京本社（二子玉川オフィス）
東京都世田谷区玉川2-21-1 二子玉川ライズ・オフィス 15F (地図)
* 東急田園都市線/大井町線 二子玉川駅より徒歩1分
お申込み：ご好評につき満席となりました
<お問合わせ> 日本シノプシス マーケティング <jp-mkg_info@synopsys.com>
本ワークショップでご体験いただけること：
LPDDR5、DDR5、HBM3、GDDR6、DFIなど、最新プロトコルに関する知識の習得
プロトコルの特定の部分に関連した検証課題と、シノプシスのテクノロジがこれら検証要件にどのように対応するかを理解
再利用可能でスケーラブルなテストベンチを構築するためのベスト・プラクティスを学習
バイパス、高速初期化、MemCore API、例外プロトコル、タイミングチェックなどのシナリオをカバーする最適化されたシミュレーションの演習
デバッグ、カバレッジ収束、パフォーマンス分析に対応するVCS-Verdi-VIP Continuumを理解
JEDEC仕様およびメモリーベンダのデータシートと照合してメモリーモデルを最適にコンフィギュレーションする方法を学習
アジェンダ：
- DDRメモリープロトコル向け 検証用IPのご説明
- メモリーの最新情報 – LPDDR5、DDR5、GDDR6、HBM3、DFI
- 演習1: VIPを使用したJEDECおよびベンダ・モデルのテストベンチ構成
- 演習2: VIPを使用したメモリープロトコルの確認
- 演習3: VIP+Verdiによるプロトコル違反およびタイミング違反のデバッグ
- 演習4: Verdi Performance Analyzerを使用したパフォーマンス・メトリックの検証
NEW 2021/10/7 - 業界初の完全なHBM3 IPソリューションならびに検証ソリューションがマルチダイ・デザインの開発を加速
2021/9/20 - シノプシス、低消費電力が求められるエンベデッドSoC向けの新しいARC DSP IPを提供、プロセッサIPのリーダーシップを強化
2021/9/14 - シノプシスのソリューションにより、エヌエスアイテクス社のRISC-V並列プロセッサが最も厳しい機能安全規格の準拠性認証を短期間で取得
2021/9/13 - シノプシスのPrimeSim Reliability Analysisソリューションが、様々な機能を高度に集約したミッションクリティカルなSoCの開発期間を短縮
2021/9/2 - シノプシス、BISTel社からの半導体ならびにフラットパネル・ディスプレイ製造関連ソリューションの買収を完了
2021/8/30 - シノプシスの静的解析ソリューションCoverity、損保ジャパンの新たな基幹システム「SOMPO-MIRAI」の構築を支援